基于VHDL的频率计设计-电子技术与通行工程等专业毕业设计-毕业论文.doc

PAGE1本科生毕业论文（设计）题目：基于ＶＨＤＬ的频率计设计专业代码：作者姓名：学号：单位：物理科学与信息工程学院指导教师：目录TOC\o"1-3"\h\uHYPERLINK\l_Toc19443引言PAGEREF_Toc194431HYPERLINK\l_Toc25851EDA技术发展概况PAGEREF_Toc25851HYPERLINK\l_Toc69681.1VHDL软件设计简介PAGEREF_Toc69681HYPERLINK\l_Toc77041.2VHDL的开发流程PAGEREF_Toc77043HYPERLINK\l_Toc266121.3MAX+PLUSⅡ开发工具概述PAGEREF_Toc266124HYPERLINK\l_Toc295282设计实现PAGEREF_Toc295285HYPERLINK\l_Toc135572.1数字频率计概述PAGEREF_Toc135575HYPERLINK\l_Toc104192.2数字频率计的基本设计原理PAGEREF_Toc104197HYPERLINK\l_Toc143072.3测频专用模块功能描述及VHDL程序PAGEREF_Toc1430710HYPERLINK\l_Toc201012.3.1基准脉冲信号产生模块PAGEREF_Toc2010110HYPERLINK\l_Toc296282.3.2测频时序控制电路模块PAGEREF_Toc2962813HYPERLINK\l_Toc265492.3.3计数模块PAGEREF_Toc2654915HYPERLINK\l_Toc174372.3.4锁存器模块PAGEREF_Toc1743718HYPERLINK\l_Toc72602.3.5七段显示译码器PAGEREF_Toc726020HYPERLINK\l_Toc184102.3.6动态扫描显示模块PAGEREF_Toc1841022HYPERLINK\l_Toc292672.3.7顶层文件设计PAGEREF_Toc2926725HYPERLINK\l_Toc199823总结PAGEREF_Toc1998227HYPERLINK\l_Toc172564致谢PAGEREF_Toc1725628HYPERLINK\l_Toc157265参考文献PAGEREF_Toc1572629HYPERLINK\l_Toc97426附录PAGEREF_Toc974230本科毕业论文（设计）PAGE2摘要随着计算机技术超大规模集成电路EDA(ElectronicsDesignAutomation)技术的发展和可编程逻辑器件的广泛应用，传统的自下而上的数字电路设计方法、工具器件已远远落后于当今信息技术的发展。基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务。在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本论文采用自上向下的设计方法，基于VHDL硬件描述语言设计了一种数字频率计，并在Max+plusⅡ平台上进行了仿真。关键词：EDA；VHDL；数字频率计；CPLDAbstractWiththedevelopmentofcomputer,VHDLandEDAandtheapplicationofprogrammablelogicdevices,thetraditionalbottom-updesignmethod,toolsanddeviceshavebeenfarbehindthedevelopmentofinformationtechnology.Thetop-downdesignmethodbasedontheEDAtechnologyandVHDLisusedtodesignthedigitalsystem.Beoneofthemostfundamentalparameterinelectrontechnologymediumfrequency,parametermeasurementscheme,m