八位数码管的动态显示VHDL程序.doc

八位数码管的动态显示VHDL程序八位数码管的动态显示VHDL程序八位数码管的动态显示VHDL程序libraryieee；useieee.std_logic_1164。all；useieee。std_logic_arith。all；useieee。std_logic_unsigned。all；--——--—---—--------——————-—--—--————-------—-——-——-----—-----———--——entityseg_displayisport（clk：instd_logic；-—定义动态扫描时钟信号reset:instd_logic；--定义复位信号ledag：outstd_logic_vector(6downto0)；--定义数码管的七段输出信号del:outstd_logic_vector（2downto0)--定义八位数码管位置显示信号)；endseg_display;——-------———-————————-——--—--————--—--—-———------—------——-——---—-—-architecturewhphtaoofseg_displayissignalclk1Khz:std_logic;——数码管扫描时钟signalclk1hz：std_logic；--计数时钟signalcq:std_logic_vector(3downto0）;-—计数值beginPROCESS（clk)——产生1hz信号variablecnt：INTEGERRANGE0TO49999999;BEGINIFclk='1’ANDclk’eventTHENIFcnt=49999999THENcnt：=0；ELSEIFcnt<25000000THENclk1hz〈='1';ELSEclk1hz<=’0’;ENDIF;cnt：=cnt+1;ENDIF;ENDIF;endprocess;PROCESS(clk)—-产生1Khz信号variablecnt1:INTEGERRANGE0TO49999；BEGINIFclk='1'ANDclk’eventTHENIFcnt1=49999THENcnt1:=0；ELSEIFcnt1〈25000THENclk1khz<=’1’;ELSEclk1khz<='0’；ENDIF；cnt1:=cnt1+1；ENDIF;ENDIF；endprocess；process（clk1hz，reset)variablecqi:std_logic_vector(3downto0)；beginifreset=’0’thencqi:=（others=〉’0’）；—-计数器异步复位elsifclk1hz’eventandclk1hz='1'then——检测时钟上升沿ifcqi〈15thencqi:=cqi+1；elsecqi:=（others=〉’0’）；endif;—-endif;endif;cq<=cqi;--计数值向端口输出endprocess;process(clk1KHZ）——数码管动态扫描variabledount：std_logic_vector（2downto0);beginifclk1kHZ'eventandclk1kHZ='1’then--检测时钟上升沿dount：=dount+1；--计数器dount累加endif；del<=dount;endprocess;process(cq)——数码管显示begincasecqiswhen”0000"=〉ledag〈=”0111111";when"0001”=〉ledag〈=”0000110”；when"0010”=>ledag〈=”1011011"；when”0011"=〉ledag<=”1001111”;when"0100”=〉ledag<=”1100110";when"0101”=〉ledag<="1101101”；when”0110"=〉ledag<="1111101”;when”0111”=〉ledag<="0000111";when"1000"=>ledag〈="1111111”；when"1001”=>ledag<="1101111";when”1010"=〉ledag〈=”1110111"；when"1011"=〉ledag〈=”1111100”;when”1100"=〉ledag<="0111001”;when"1101"=〉ledag<="1011110"；when"1110”=>ledag<=”1111001";when”1111”=〉ledag<="1110001";whenothers=>null；endcase；endprocess；endwhphtao;