一种半导体器件及其制作方法.pdf

(19)国家知识产权局(12)发明专利申请(10)申请公布号CN115954381A(43)申请公布日2023.04.11(21)申请号202310232118.6H01L27/088(2006.01)(22)申请日2023.03.13H01L21/8234(2006.01)(71)申请人合肥晶合集成电路股份有限公司地址230012安徽省合肥市新站区合肥综合保税区内西淝河路88号(72)发明人周成(74)专利代理机构上海光华专利事务所(普通合伙)31219专利代理师苗晓娟(51)Int.Cl.H01L29/10(2006.01)H01L29/423(2006.01)H01L29/06(2006.01)H01L29/78(2006.01)H01L21/336(2006.01)权利要求书2页说明书10页附图25页(54)发明名称一种半导体器件及其制作方法(57)摘要本发明公开了一种半导体器件及其制作方法，属于半导体技术领域。所述半导体器件包括：衬底；多个垂直沟道，设置在所述衬底上；多层栅极结构，堆叠在所述衬底上，且所述栅极结构环绕所述垂直沟道设置；多层源/漏连接层，堆叠在所述衬底上，所述源/漏连接层与所述栅极结构呈间隔堆叠；介质层，设置在所述衬底与相邻的所述源/漏连接层之间，以及所述源/漏连接层与相邻的所述栅极结构之间；以及导电插塞，与所述源/漏连接层和所述栅极结构连接。通过本发明提供的一种半导体器件及其制作方法，提高半导体器件的生产效率。CN115954381ACN115954381A权利要求书1/2页1.一种半导体器件，其特征在于，包括：衬底；多个垂直沟道，设置在所述衬底上；多层栅极结构，堆叠在所述衬底上，且所述栅极结构环绕所述垂直沟道设置；多层源/漏连接层，堆叠在所述衬底上，所述源/漏连接层与所述栅极结构呈间隔堆叠；介质层，设置在所述衬底与相邻的所述源/漏连接层之间，以及所述源/漏连接层与相邻的所述栅极结构之间；以及导电插塞，与所述源/漏连接层和所述栅极结构连接。2.根据权利要求1所述的半导体器件，其特征在于，所述垂直沟道上设置掺杂区，所述掺杂区与所述源/漏连接层连接。3.根据权利要求1所述的半导体器件，其特征在于，所述垂直沟道为圆柱形体硅或空心圆筒形全耗尽结构中的一种。4.根据权利要求1所述的半导体器件，其特征在于，多个所述垂直沟道呈正方向排列、矩形排列或三角形排列。5.根据权利要求1所述的半导体器件，其特征在于，单层所述多层源/漏连接层的厚度为20nm~30nm。6.根据权利要求1所述的半导体器件，其特征在于，所述栅极结构与所述介质层之间设置栅极介质层，所述栅极介质层为高介电常数的介质材料。7.一种半导体器件的制作方法，其特征在于，包括以下步骤：提供一衬底；在所述衬底上形成多个垂直沟道；在所述衬底上形成多层栅极结构，且所述栅极结构环绕所述垂直沟道设置；在所述衬底上形成多层源/漏连接层，且所述源/漏连接层与所述栅极结构呈间隔堆叠；在所述衬底上形成介质层，所述介质层设置在所述衬底与相邻的所述源/漏连接层之间，以及所述源/漏连接层与相邻的所述栅极结构之间；以及在所述衬底上形成导电插塞，所述导电插塞与所述源/漏连接层和所述栅极结构连接。8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述制作方法包括以下步骤：在所述衬底上形成第一介质层、第一牺牲层、第二介质层和第二牺牲层的叠层结构；在所述衬底上形成多层所述叠层结构；以及刻蚀所述叠层结构，在部分所述衬底上暴露所述叠层结构中的第一介质层，在部分所述衬底上暴露所述叠层结构中的第二介质层。9.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述源/漏连接层的形成步骤包括：在所述垂直沟道外侧形成第一深开孔，所述第一深开孔暴露和所述衬底相邻的所述第一牺牲层；去除所述叠层结构中的所述第一牺牲层；以及在去除所述第一牺牲层形成的空间内沉积导电材料，形成所述源/漏连接层。2CN115954381A权利要求书2/2页10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述第一深开孔的径向尺寸大于所述第一牺牲层的厚度。11.根据权利要求8所述的半导体器件的制作方法，其特征在于，所述栅极结构的形成步骤包括：在所述垂直沟道外侧形成第二深开孔，所述第二深开孔暴露和所述衬底相邻的所述第二牺牲层；去除所述叠层结构中的所述第二牺牲层；以及在去除所述第二牺牲层形成的空间内沉积导电材料，形成所述栅极结构。12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述第二深开孔的径向尺寸大于所述第二牺牲层的厚度。3CN115954381A说明书1/10页一种半导体器件及其制作方法技术领域[0001]本发明属于半导体技术领域，特别涉及一种半导体器件及其制作方法。背景技术[0002]金属氧化物半导