可编程逻辑器件设计技巧.docx

可编程逻辑器件设计技巧1.什么是.scf？答：SCF文件是MAXPLUSII的仿真文件可以在MP2中新建.用Altera_Cpld作了一个186（主CPU）控制sdram的控制接口发现问题：要使得sdram读写正确必须把186(主CPU)的clk送给sdram而不能把clk经cpld的延时送给sdram.两者相差仅仅4ns.而时序通过逻辑分析仪测试没有问题.此程序在xilinx器件上没有问题.这是怎么回事？答：建议将所有控制和时钟信号都从PLD输出因为SDRAM对时钟偏移(clockskew)很敏感而Altera的器件PLL允许对时钟频率和相位都进行完全控制.因此对于所有使用SDRAM的设计Altera的器件PLL必须生成SDRAM时钟信号.要利用SDRAM作为数据或程序存储地址来完成设计是采用MegaWizard还是Plug-InManager来将一个PLL在采用QuartusII软件的设计中的顶层示例？可以选择创建一个新的megafuntion变量然后在Plug-Inmanager中创建ALTCLKLOCK(I/P菜单)变量.可以将PLL设置成多个或是将输入划分开来以适应设计需求.一旦软件生成PLL将其在设计中示例并使用PLL的“Clock”输出以驱动CPU时钟输入和输出IP引脚.在max7000系列中只允许有两个输出使能信号可在设计中却存在三个每次编译时出现“deviceneedtoomany[3/2]outputenablesignal”.如果不更换器件（使用的是max7064lc68）.如何解决这个问题？答：Eachoftheseuniqueoutputenablesmaycontrolalargenumberoftri-statedsignals.Forexampleyoumayhave16bidirectionalI/Opins.Eachofthesepinsrequireanoutputenablesignal.Ifyougroupthesignalsintoa16-bitbusyoucanuseoneoutputenabletocontrolallofthesignalsinsteadofanindividualoutputenableforeachsignal.（参考译文：这两个独特的输出使能中每个都可能控制大量三相信号.例如可能有16个双向I/O引脚.每个引脚需要一个输出使能信号.如果将这些信号一起分组到一个16位总线就可以使用一个输出使能控制所有信号而不用每个信号一个输出使能.）关于vhdl的问题：process(abc)begin…endprocess;如果a、b、c同时改变该进程是否同时执行三次？答：PROCESSSTATEMENTS中的执行跟逻辑有关系假如是同步逻辑则在每次时钟的触发沿根据ABC的条件来执行一次；假如是异步逻辑则根据判断A、B、C的条件来执行.一般我们都推荐使用同步逻辑设计在设计最初由于没有将时钟信号定义在全局时钟引脚上导致MAXPLUSII在时间分析时提示错误：（时钟偏斜加上信号延迟时间超过输入信号建立时间）.全局时钟引脚的时钟信号到各个触发器的延时最小有没有可能通过编译软件设置将普通I/O脚上的时钟信号也经过芯片内部的快速通道以最小的延迟送到每个触发器时钟引脚？答：youcanregisterthatsignalandassignitastheglobalsignalbythestepflow:assign->logicoption->Individuallogicoptions->Globalsignal.Butyou'dbetterinputtheclocksignalthroughthededicatedinputpin.（参考译文：可以寄存这个信号并将它指定为全局信号步骤如下：指定—>逻辑选项—>个别逻辑选项—>全局信号.但是最好通过专用输入引脚输入时钟信号.）用MaxplusII软件设计完后用DelayMatrix查看延迟时间.由于内部触发器的时钟信号用了一个输出引脚的信号譬如将一引脚ClkOut定义为BufferClkout是一时钟信号然后反馈到内部逻辑内部逻辑用此信号作为时钟信号但用DelayMatrix却查看不到一些信号相应于ClkOut的延迟因为ClkOut是一Output引