PCB设计原则.docx

元器件布局
贴片元器件布局
放置位置和方向：采用波峰焊焊接贴片元器件时，常常因前面的元器件挡住后面的元器件而产生漏焊现象，即我们所说的遮蔽效应。因此必须将元器件引线垂直于波峰焊接焊接时PCB的传送方向。
间距要求：两个大小不同的元器件或错开排列的元器件，它们之间的间距应符合尺寸要求，否则容易产生漏焊或桥连。
焊盘要求：对于0805、0603等较小器件的封装，在焊盘设计上应该遵循《SMD元器件封装尺寸要求》进行设计；对于SOT，其焊盘应比正常设计的焊盘向外稍需扩展，以免产生漏焊缺陷；对于SOP，如果方便的话，应该在每个元器件一排引线的前后设计一个工艺焊盘，其宽度比一般元器件焊盘稍宽一些，用于防止产生桥连缺陷。
由于插装元器件的封装尺寸不是很标准，设计时一定要留有足够的空间位置，以适应多家供货的情况。
在PCB上轴向插装较长，较高的元器件时，应该考虑卧式安装，留出卧房空间，卧放时注意元器件孔位。
对于金属壳体的元器件，应注意不要将其与别的元器件或印刷导线相碰，要留有足够的空间位置。
对于较重的元器件，应该布防在靠近PCB支撑点的地方，以减少PCB的翘曲，特别是当PCB上有BGA等不能通过引脚释放变形应力的器件时，必须注意。
大功率的元器件、散热器周围，不应该布放热敏元器件，要留有足够的距离。
拚扮连接处，最好不要布放元器件，以免分班时损伤元器件
对需要加固的元器件，要留有加固空间
对有结构要求的单板，其元器件高度应该保持距相邻版6MM以上空间。
焊接面上所布高度超过6MM的元器件应尽量集中布置，以减少测试针床制造的复杂性。
信号流向清晰，遵循自左向右或自上而下原则，切记输出输入互相反馈。
大信号、小信号分开；数字电路、模拟电路分开；敏感器件走线特殊处理
在多层板设计时，合理划分PCB叠层，以保持信号完整性。
布线优化原则
减少PCB串扰的一些措施
通过合理布局使各种走线尽量短
由于串扰程度与施扰信号的频率成正比，因此布线时应使高频信号线远离敏感信号线
应尽可能增加施扰线与受扰线之间的距离，而且避免他们平行
多层板中，使施扰线和受扰线与接地平面相邻
尽量使用输入阻抗较低的敏感的电路，必要时可以用旁路电容降低敏感电路的输入阻抗
地线对串扰具有非常明显的抑制作用，在施扰线和受扰线之间增加地线
利用防止走线之间串扰的3W规则
PCB上，走线之间的电容和互感与走线的几何尺寸、位置，以及线路版材料的介电常数有关，可以借助EMC分析软件计算串扰，合理实际走线
在进行电路设计时，对通过合理布局合理布线某些串扰仍不能消除时，可以考虑采用合适的线端负载
为减少互容之间的串扰，在两相邻的传输线中间加屏蔽措施，另外也可在时序规格允许的情况下，增加状态较频繁的信号的上升时间
为减少互感之间的串扰，尽量降低导线与接地平面之间的平行高度，也可以将两相邻的平行导线互相垂直布线，尽量避免长距离平行走线
LVDS布线一般原则
在成本允许条件下尽量采用多层板设计
通过下述手段控制传输线阻抗：确定走线模式参数、走平行等距线
遵守紧耦合的原则，走线尽可能地短而直
不同差分对之间的间距不能太小
LVDS信号远离其他信号、不可以跨平面分割
接收端的匹配电阻要尽量靠近接收引脚
控制匹配电阻精度
合理处理未使用的LVDS引脚，要保持未使用的LVDS输入脚悬空、LVDS、TTL输出脚悬空，未使用的TTL输入和控制/使能引脚接电源或地
一般布线原则
控制走线方向，相邻层走线成正交结构
检查走线的开环和闭环，避免天线效应，减少不必要的干扰辐射或者接收
控制走线长度：走线尽可能短、对数字电路时序要求严格的信号线还要求等长
拐角设计时角度要大于等于135度，最好是圆角走线
为有效避免不理想返回路径的影响，尽量采用差分对走线，差分对上尽量不使用过孔，还要等长走线
控制PCB到县的阻抗和走线终端匹配
设计接地保护线
防止走线谐振，布线长度不得与其波长城整数倍关系
在空间允许情况下，走线采用宽走线，相邻走线间增大距离
接地系统设计
降低地电位差
使用平很差分电路
所有接地线要短
对低频信号采用单点接地、高频信号采用多点接地
大信号、小信号地分开；数字地、模拟地分开；
时钟电路PCB设计技巧
时钟线上少打孔，尽量避免和其他信号线平行走线，且应远离一般信号线，避免干扰信号线
避开电源部分、大功率部分
不同频率时钟线避免平行走线
避免靠近输出接口
时钟模块下边不允许走线，必要时可以在下方覆铜地平面
另外对树状结构、蜘蛛装、分支等结构走线的时钟都应区别对待
混合信号PCB设计
将PCB分区为独立的模拟部分和数字部分
A/D转换器跨分区放置。
在电路板的所有层中，数字信号只能在电路板的数字部分布线。
在电路板的所有层中，模拟信号只能在电路板的模拟部分布线。
实现模拟和数字电源分割。
布线不能跨越分割电源面