N阱CMOS.doc

PAGE\*MERGEFORMAT15

《微电子技术综合实践》设计报告

题目：N阱CMOS芯片薄膜工艺设计
院系：自动化学院电子工程系
专业班级：
学生学号：
学生姓名：
指导教师姓名：
成绩：

题目一：n阱CMOS芯片制作工艺设计
一．设计指标要求
1.特性指标要求：
n沟多晶硅栅MOSFET：阈值电压VTn=0.5V,漏极饱和电流IDsat≥1mA,漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V,栅源击穿电压BVGS≥20V,跨导gm≥2mS,截止频率fmax≥3GHz（迁移率µn取600cm2/V·s）
p沟多晶硅栅MOSFET：阈值电压VTp=-1V,漏极饱和电流IDsat≥1mA,漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V,栅源击穿电压BVGS≥20V,跨导gm≥0.5mS,截止频率fmax≥1GHz（迁移率µp取220cm2/V·s）
2.结构参数参考值：
p型硅衬底的电阻率为50cm；
n阱CMOS芯片的n阱掺杂后的方块电阻为690/，结深为5~6m；
pMOS管的源、漏区掺杂后的表面浓度11020cm-3，结深为0.3~0.5m；
nMOS管的源、漏区掺杂后的表面浓度11020cm-3，结深为0.3~0.5m；
场氧化层厚度为1m；垫氧化层厚度约为600Å；栅氧化层厚度为400Å；
氮化硅膜厚约为1000Å；多晶硅栅厚度为4000~5000Å。

二．设计内容
MOS管的器件特性参数设计计算；
n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果；分析光刻工艺，画出整套光刻版示意图）；
薄膜加工工艺参数计算：分析、设计实现场氧化、栅氧化、多晶硅栅层或掩蔽氧化膜等的工艺方法和工艺条件(给出具体温度、时间或流量、速度等)，并进行结深或掩蔽有效性的验证。

MOS管的器件特性设计
1、PMOS管参数设计与计算：
因为,其中，6×，
所以Å（为便于计算取400Å）
饱和电流：，式中（VGS-VT）≥VDS(sat)，
则IDsat≥1mA故可得宽长比：
由可得宽长比：

取PMOS衬底浓度为查出功函数差与掺杂浓度的关系可知：

取发现当时；=0.23V,,=1.18×10cm，=，符合要求,
又可知,便于计算及工艺对称美观性，
故取，2.5=2.5×26=65（同一CMOS上，所以）
2、NMOS管参数设计与计算：
由得Å（为便于计算取400Å）,
则
得
又，得

再由，式中（VGS-VT）≥VDS(sat)，
得

阈值电压（取=5×q）

取时，=0.365V，
此时=2.23,6.78×，
发现符合要求,又得
因此便于计算取L=2.则W=

四．工艺流程分析

1、衬底制备。
由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过磷离子注入来调节。CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P型硅做衬底，电阻率约为50Ω•CM。

2、初始氧化。
为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。这是N阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。
←
SiO2

衬底P-Si

←

3、阱区光刻。
是该款N阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。去胶等诸工序。阱区光刻的工艺要求是刻出N阱区注入参杂，完成N型阱区注入的窗口
SiO2
P-Si

4、N阱注入。
是该N阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。N阱注入工艺环节的工艺要求是形成N阱区。
P-si

N-well

5、剥离阱区氧化层。
6、热生长二氧化硅缓冲层：
消除Si-Si3N4界面间的应力，第二次氧化。
7、LPCVD制备Si3N4介质。
综合5.6.7三个步骤如下图
P-si

N-well
Si3N4
薄氧

8、有源区光刻：即第二次光刻
P-Si
N-well
Si3N4

9、N沟MOS管场区光刻。
即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。
10、P沟MOS管场区B+注入：
第二次注入。P沟MOS管场区B+的注入首要目的是增强阱区上沿位置处的隔离效果。
同时，场区注入还具有以下附加作用：
A场区的重掺杂注入客观上阻断了场区寄生MOS管的工作
B重掺杂场区是横向寄生期间失效而一直了闩锁效应：
C场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。
综合9，10