如果您无法下载资料，请参考说明：
1、部分资料下载需要金币，请确保您的账户上有足够的金币
2、已购买过的文档，再次下载不重复扣费
3、资料包下载后请先用软件解压，在使用对应软件打开
LOGO 可编程逻辑器件原理 主讲：何宾 Email：hebin@mail.buct.edu.cn 2013.09 内容概述 可编程逻辑器件（ProgrammableLogicDevice，PLD） 产生于上世纪70年代，是在专用集成电路（Application SpecificIntegratedCircuit,ASIC）基础上发展起来的一 种新型逻辑器件，是当今数字系统设计的主要硬件平台。 其主要特点表现在基于芯片内提供的通用逻辑设计资源和互 连线，设计者可以在芯片内“定制”数字硬件系统。 注意：由于Xilinx将模拟器件也定制到了数字硬件系统中，所以，设计者 可以在芯片内“定制”数字和模拟混合系统。 可编程逻辑器件制造工艺 熔丝连接技术（PROM） 在这种技术的器件中，所有逻辑的连接都是靠熔丝连接的。 熔丝器件是一次可编程的，一旦编程，永久不能改变。 思考题：这种工艺的优势和劣势？ 可编程逻辑器件制造工艺 反熔丝连接技术 反熔丝技术和熔丝技术相反，在未编程时，未编程时，成高阻 状态。编程结束后，形成连接。反熔丝器件是一次可编程的，一 旦编程，永久不能改变。（注：优势和劣势和前面一样） 可编程逻辑器件制造工艺 SRAM技术 基于静态存储器SRAM的可编程器件，值被保存在SRAM的晶 体管中。只要供电，器件信息就不会丢失。特点： （1）SRAM存储数据需要消耗大量的硅面积 （2）断电后数据丢失。 （3）这种器件可以反复的编程和修改。 绝大多数的FPGA都采用这种工艺，这就是为什么FPGA外部都 需要有一个PROM芯片来保存设计代码的原因。 思考题：此处所说的“设计代码”的含义是什么？ 可编程逻辑器件制造工艺 WL VDD M2M4 Q读/写控制 QM6 M5 配置控 制 M1M3 数据IO BLBL 可编程逻辑器件制造工艺 掩膜技术（ROM） ROM是非易失性的器件。系统断电后，信息被保留在存储单 元中。ROM单元保存了行和列数据，形成一个阵列，每一列有负 载电阻使其保持逻辑1，每个行列的交叉有一个关联晶体管和一个 掩膜连接。其特点： （1）可以读出信息，但是不能写入信息。 （2）这种技术实现代价比较高，在实际中很少使用。 可编程逻辑器件制造工艺 掩膜技术（ROM） A0~An-1 W0 W(2n-1) 可编程逻辑器件制造工艺 PROM技术（熔丝连接） PROM是非易失性的，系统断电后，信息被保留在存储单元中。 PROM单元保存了行和列数据，形成一个阵列，每一列有负载电 阻使其保持逻辑1，每个行列的交叉有一个关联晶体管和一个掩膜 连接。特点： （1）PROM器件可以编程一次，以后只能读数据而不能写入 新的数据。 （2）如果可以多次编程就成为EPROM，EEPROM技术。 可编程逻辑器件制造工艺 可编程逻辑器件制造工艺 FLASH技术 FLASH技术的芯片的檫除的速度比PROM技术要快的多。 FLASH技术可采用多种结构，与EPROM单元类似的具有一个浮 置栅晶体管单元和EEPROM器件的薄氧化层特性。 可编程逻辑器件内部结构 -PROM IIII 3210可编程或阵列 固定的与阵列 O3O2O1O0 可编程逻辑器件内部结构 -PAL 固定的或阵列 可编程与阵列 可编程逻辑器件内部结构 -PLA 可编程或阵列 可编程与阵列 可编程逻辑器件内部结构 --CPLD CPLD由完全可编程的与/或阵列以及宏单元库构成。 与/或阵列是可重新编程的，可以实现多种逻辑功能。 宏单元可实现组合或时序逻辑的功能模块，同时还提供了真值 或补码输出和以不同的路径反馈等额外的灵活性。 可编程逻辑器件内部结构 --CPLD XC9500CPLD内部结构 CPLD芯片内部结构 --功能块 FB内部使用积之和表示式（SOP）描述 CPLD芯片内部结构 --功能块 可编程与阵列 36个输入提供了72个真和互补信号，连接到可编程的“与”阵 列，可以生成生成90个乘积项。 乘积项分配器 最多可用的90个乘积项可以通过乘积项分配器分配到一个每个 宏单元。 宏单元 CPLD芯片内部结构 --宏单元 全局设置/全局时钟 复位 组合逻辑 额外的乘积触发器资源 项，来自其 它宏 乘积项设置 到快速连接 矩阵 乘积项 分配器 乘积项时钟 乘积项复位至I/O块 乘积项OE 额外的乘积 项，来自其 它宏 CPLD芯片内部结构 --快速连接矩阵 快速连接矩阵功能块 I/O块 功能块 I/O块 线与 CPLD芯片内部
as****16
实名认证
内容提供者
实名认证
内容提供者
最近下载
