计算机组成原理作业ppt课件.ppt

计算机组成原理作业第三章3.8设某浮点数格式为：字长12位，阶码6位，用移码表示；尾数8位，用补码表示。阶码在前，尾数在后（包括数符），则按照此格式，求解以下问题。
（1）已知X=─25/64，Y=2.875求X、Y的规格化的浮点数表示形式。
解：X=─25/64=─（11001/1000000）=─0.11001×2-1，
则:[X]浮=0,11111;1.1100100;
Y=2.875=10.111B=0.10111×210
则:[Y]浮=1,00010;0.1011100
（2）已知Z的浮点数以十六进制表示为9F4H，则求Z的十进制真值。
解:9F4H=100111110100
则阶码[Z]移=100111,则[Z]补=000111
尾数[Z]原=1.10100故:
Z=─0.10100×27=─1010000B=─(64+16)=－80
第四章解：
（1）主存256K字，则主存地址长度18位
Cache2K字，则Cache地址11位
块长4，则块内地址2位；
Cache共有2K/4=512块，则Cache块地址9位
则Cache地址格式为：
9位2位

共11位
（2）直接映射方式下主存地址格式：
7位9位2位

总长18位
（3）四路组相联映射方式下主存地址格式：

共18位
（4）全相联映射方式下主存地址格式
16位2位

共18位
（5）存储字长32位，即4B，则块长为16B
主存256K字为256K×4B=1MB，20位地址，
主存有1MB÷16B=128K个块
Cache2K字为2K×4B=8KB，Cache有8KB÷16B=512个块直接映射方式主存地址格式
7位9位4位

共20位
四路组相联映射方式主存地址格式
9位7位4位

共20位
全相联映射方式主存地址格式
16位4位

共20位4.29假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次。已知Cache的存储周期为30ns，主存的存取周期是150ns，求Cache的命中率及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？
解：Cache命中率=4800÷（4800+200）=96%
平均访问时间=30×0.96+150×0.04=34.8ns
效率e=(30÷34.8)×100%=86.2%
性能提高了150÷34.8-1=3.3倍4.32设某机主存容量为4MB，Cache容量为16KB，每块有8个字，每字32位。设计一个四路组相连映射的Cache组织。
（1）画出主存地址字段中各段的位数。
设Cache的初态为空，CPU依次从主存第0,1,2，……，89号单元读出90个字（主存依次读出一个字），并重复按此次序读8次，问命中率是多少？
（2）若Cache的速度是主存速度的6倍，试问有Cache和无Cache相比，速度约提高多少倍？解:(1)根据题意:每字块有8个字,每个字32位
故主存地址字段中字块内地址字段为5位(25=32),字块大小为8×32b=32B=25B
所以16KB的CACHE共有214B/25B=29块,即C=9。根据四路组相联映象2r=4得r=2故q=c-r=9-2=7
主存容量为4MB=222B，主存地址字段中主存字块标记位数为22-7-5=10位。
主存地址字段各段格式为：
主存字块标记(10位)组地址(7位)字块内地址(5位)
(2)CACHE开始空，CPU访问0单元时肯定不命中，会读取内存，并将内存所在块(0-7号单元)调入CACHE，CPU以后访问1-7号单元会命中，而访问8号单元又不命中，再替换….,所以，CPU在访问0-89号单元时会不命中8,16,……87共12个单元。
故命中率=（90×8-12）/（90×8）×100%=98.4%
(3)设主存存取周期为6t，CACHE存取周期为t，没有CACHE的访问时间为6t×800，有CACHE的访问时间为t（720-12）+6t×12
则速度提高倍数=（6t×720）/（t×（720-12）+6t×12）=6.5
约提高了6.5-1=5.54倍4.15设CPU共有16根地址线，并用#MREQ（低电平有效）作访存控制信号，R/W#作读/写命令信号（高电平读，低电平写）。现有这些存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位）及74LS138译码器和其它门电路。
试从上述规格中选用合适的芯片，画出CPU和存储芯片的连接电路。要求如下：
（1）最小4K地址为系统程序区，4096-16383地址范围为用户程序区。
（2）指出选用的存储芯片类型及数量。
（3）详细画出片选逻辑。
解：（2）ROM4K×4位2片，位扩展；
RAM共12K×8位容量，需要3片4K×8位芯片，字扩展