cmos加法电路的设计与研究--大学毕业论文.doc

西南交通大学
毕业设计（论文）

CMOS加法电路的设计与研究

年级:2005级
学号:20052541
姓名:李阳
专业:电子科学与技术(微电子技术方向)
指导老师:白天蕊

二零零九年六月
西南交通大学本科毕业设计(论文)第页
院系信息科学与技术学院专业电子科学与技术（微电子技术方向）
年级2005级姓名李阳
题目CMOS加法电路的设计与研究

指导教师
评语

指导教师(签章)

评阅人
评语

评阅人(签章)

成绩

答辩委员会主任(签章)

年月日
毕业设计任务书
班级微电1班学生姓名李阳学号20052541专业电子科学与技术（微电子技术方向）
发题日期：2008年12月20日完成日期：2009年6月10日
题目CMOS加法电路设计与研究
题目类型：工程设计√技术专题研究理论研究软硬件产品开发
设计任务及要求
要求在CADENCE定制设计平台Vertuso下，用AMI05工艺，设计1位全加电路和多位加法电路，并对各种加法电路的性能进行比较分析。具体设计任务如下：
1．学习cadence设计平台
2．一位全加电路设计、优化与仿真
3．多位加法电路设计与仿真
4．加法电路版图设计
5．加法器电路性能分析与比较
应完成的硬件或软件实验
1．原理图设计与仿真
2．版图设计
应交出的设计文件及实物（包括设计论文、程序清单或磁盘、实验装置或产品等）
1．设计论文
2．电路原理图和仿真结果
3．电路的版图
指导教师提供的设计资料
1．CADENCEVirtuosoLayoutEditorUserGuide
2．VirtuosoSchematicComposerUserGuide
3．Celldesigntutorial
要求学生搜集的技术资料（指出搜集资料的技术领域）
1．CADENCE相关资料
2．加法电路相关资料
设计进度安排
第一部分学习数字集成电路设计相关知识（1~3周）
第二部分熟悉CADENCE版图设计平台（4~5周）
第三部分设计电路原理图并仿真、设计版图、撰写设计论文（6~16周）

评阅及答辩（周）

指导教师：年月日
系主任审查意见：

审批人：年月日

注：设计任务书审查合格后，发到学生手上。

西南交通大学信息科学与技术学院2008年制

摘要
加法电路是数字电路中的一个重要组成部分。它的主要功能是实现两个一位或多位二进制数的加法运算，并得出相应的和以及进位结果；加法电路在各种运算电路中都起着重要作用，是一个不可或缺的部分。
对于运算电路，最重要的莫过于其运算速度，通常，晶体管尺寸越大，充放电速度就越快，运算速度当然也就更快；但从芯片制造的角度来说，晶体管尺寸越大，版图的面积也就会越大，制造成本会变得很高。因此，需要综合考虑芯片的面积及工作速度。为了在同等条件下设计出高性能低成本电路，我们需要研究多种电路结构。
本文设计了几种加法电路结构，包括由一位全加器构成的多位加法电路，多位超前进位加法电路和由曼彻斯特链结构组成的多位加法电路。从理论研究入手，对各种结构工作原理深入了解，并设计出原理图。以原理图为基础，首先在NC－Verilog环境下进行功能仿真，以确定其逻辑功能正确；随后进行模拟仿真，以确定其延时及工作速度等，该设计过程中遇到的众多信号不同步问题，导致短时间内逻辑值的错误，我们通过改变晶体管尺寸，重新设计局部电路结构和增加延迟单元（会牺牲部分工作速度）等方法予以解决，并最终得出正确结果。
所有电路工艺库选用1.5.1工艺库，使用AMI0.6工艺文件，设计实现多种加法器。几种结构当中电路最高工作速度可达百兆以上。

关键词：加法器；超前进位；曼彻斯特链；信号同步

Abstract
Addercircuitisanimportantcomponentofdigitalcircuit.Itsmainfunctionistoachieveoneormoreofthetwobinaryoperationsofaddition,todrawand,aswellasthecorrespondingbinaryresults.Addercircuitplaysanimportantroleinallkindsofcomputingcircuitandisanindispensablepart.
Asforcomputingcircuit,themostimportantisitscomputationalspeed,usually,thegreaterthetransistorsizeis,thefasterchargeanddischargespeedwillbe,surelywithhig