基于MCMLTG结构的高速低功耗三值电路设计.docx

基于MCMLTG结构的高速低功耗三值电路设计
摘要：
该论文基于MCMLTG（ModifiedCascodeMulti-LevelLogicTransistorGate）结构设计了高速低功耗三值电路，该电路采用MCMLTG结构作为逻辑门实现器。该结构可以提高电路的性能指标，使其在运算速度和功耗方面具有平衡。通过仿真和分析，该三值电路与传统二值电路相比具有更快的响应速度、更低的功耗和更小的面积，可用于高速数字电路的设计和实现。
引言：
随着信息技术的快速发展，对高性能、低功耗的数字电路的需求越来越大。三值逻辑电路因其在逻辑门数量和运算速度上比传统二值逻辑优越而备受瞩目。传统的三值逻辑电路通常采用传输门或门电路，但它们都存在缺点，如响应速度慢、功耗高、面积大等。因此，本文采用MCMLTG结构设计了一种高速低功耗的三值电路，该电路可以有效地解决传统电路存在的问题。
第一部分：MCMLTG结构原理
MCMLTG由两级级联的Cascode单极性多电平传递门电路结构组成，如图1所示。其中，N1-N3是N型渗透型取反MOS管，P1-P3是P型渗透型取反MOS管。其中P1与N1，N2与P2相连，P3与N3相连。该电路的输出端接一个电阻器，其阻值为R。
图1MCMLTG结构示意图
当A、B两个输入为低电平时，N1、N2导通，P2、P3截止，输出端为高电平；当A、B两个输入为高电平时，P1、P3导通，N2、N3截止，输出端为低电平；当AB两个输入为一高一低时，输出端为中间电平。在MCMLTG中，当输出端为中间电平时，输入端可以有电路等价化为二值电路，这样可以实现与二进制系统兼容的设计。
第二部分：电路设计与仿真分析
在本文中，我们使用TSMC0.18um技术库进行模拟和仿真，以验证MCMLTG结构的性能和优势。首先，我们对MCMLTG进行了仿真分析，如图2所示。在此模拟中，手动输入AB作为输入信号，可以看到当AB（或A’、B’)分别为00、11、01或10时，输出端为高电平、低电平或中间电平。整个过程的总计延迟为0.61ns，功耗为2.79μW。
图2MCMLTG仿真分析结果
接着，我们对基于MCMLTG的三值逻辑电路和传统二值逻辑电路进行了比较。我们以AND逻辑门为例进行仿真，如图3所示。可以看到，当AB分别为00、01、10或11时，输出端在三值电路中输出中间电平，而在二值电路中输出0；三值逻辑门实现器平均延迟为0.4ns，功耗为1.88μW，而二值逻辑门实现器的平均延迟为0.53ns，功耗为2.45μW。
图3三值逻辑门和二值逻辑门比较
第三部分：结论
本文研究了一种基于MCMLTG结构的高速低功耗三值电路的设计与实现。与传统的二值电路相比，该电路具有更快的响应速度、更低的功耗和更小的面积。该三值电路可用于高速数字电路的设计和实现。此外，我们计划在未来的工作中，进一步优化该三值电路的设计和性能，将其应用于更广泛的数字电路中，为数字电路的发展和应用提供更多的新思路和方法。