第1章FPGA概述教材课程.ppt

FPGA应用技术基础教程本课件在office2003下制作第1章FPGA概述查找表(Look-Up-Table)结构芯片组成1.可编程输入输出单元（IOB）典型的IOB内部结构示意图2.可配置逻辑块(CLB)3.数字时钟管理模块（DCM）4.嵌入式块RAM（BRAM）5.丰富的布线资源6.底层内嵌功能单元IP（IntelligentProperty）核其优点是灵活性高，可移植性强，允许用户自配置。其缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计风险。软核是IP核应用最广泛的形式。与软核相比，固核的设计灵活性稍差，但在可靠性上有较大提高。目前，固核也是IP核的主流形式之一。IP硬核的不允许修改特点使其复用有一定的困难，因此只能用于某些特定应用，使用范围较窄。1.数字时钟管理DCMDCM功能块和相应的信号DLL主要由一个延时线和控制逻辑组成。延时线对时钟输入端CLKIN产生一个延时，时钟分布网线将该时钟分配到器件内的各个寄存器和时钟反馈端CLKFB；
控制逻辑在反馈时钟到达时，采样输入时钟以调整二者之间的偏差，实现输入和输出的零延时。在FPGA设计中，消除时钟的传输延迟，实现高扇出最简单的方法就是用DLL，把CLK0与CLKFB相连即可。利用两个DLL就可以实现4倍频输出DFS可以为系统产生丰富的频率合成时钟信号，输出信号为CLKFB和CLKFX180，可提供输入时钟频率分数倍或整数倍的时钟输出频率方案，输出频率范围为1.5～320MHz（不同芯片的输出频率范围是不同的）。DCM具有移动时钟信号相位的能力，因此能够调整I/O信号的建立时间和保持时间，能支持对其输出时钟进行0°,90°,180°,270°的相移粗调和相移细调。2.串化与解串技术3.字对齐技术Comma对齐过程4.通道绑定技术通道绑定原理示意图5.预加重技术没有预加重的发送波形预加重后的发送波形没有预加重的接收波形有预加重的接收波形思考题