您所在位置: 网站首页 / VHDL练习题.doc / 文档详情
VHDL练习题.doc 立即下载
2024-12-13
约4.4千字
约4页
0
58KB
举报 版权申诉
预览加载中,请您耐心等待几秒...

VHDL练习题.doc

VHDL练习题.doc

预览

在线预览结束,喜欢就下载吧,查找使用更方便

10 金币

下载文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

12.VHDL语言中变量定义的位置是D。
A.实体中中任何位置B.实体中特定位置C.结构体中任何位置D.结构体中特定位置
13.VHDL语言中信号定义的位置是D。
A.实体中任何位置	B.实体中特定位置C.结构体中任何位置D.结构体中特定位置
14.变量是局部量可以写在B。
A.实体中		B.进程中C.线粒体		D.种子体中
15.变量和信号的描述正确的是A。
A.变量赋值号是:=	B.信号赋值号是:=C.变量赋值号是<=D.二者没有区别
16.变量和信号的描述正确的是B。
A.变量可以带出进程B.信号可以带出进程C.信号不能带出进程D.二者没有区别
17.关于VHDL数据类型,正确的是D。
A.数据类型不同不能进行运算		B.数据类型相同才能进行运算
C.数据类型相同或相符就可以运算	D.运算与数据类型无关
18.下面数据中属于实数的是A。
A.4.2		B.3C.‘1’		D.“11011”
19.下面数据中属于位矢量的是D。
A.4.2		B.3C.‘1’		D.“11011”
20.关于VHDL数据类型,正确的是。
A.用户不能定义子类型		B.用户可以定义子类型
C.用户可以定义任何类型的数据D.前面三个答案都是错误的
21.可以不必声明而直接引用的数据类型是C。
A.STD_LOGICB.STD_LOGIC_VECTORC.BITD.前面三个答案都是错误的
22.STD_LOGIG_1164中定义的高阻是字符D。
A.X			B.xC.z				D.Z
23.STD_LOGIG_1164中字符H定义的是A。
A.弱信号1		B.弱信号0C.没有这个定义	D.初始值
24.使用STD_LOGIG_1164使用的数据类型时B。
A.可以直接调用B.必须在库和包集合中声明C.必须在实体中声明D.必须在结构体中声明
25.关于转化函数正确的说法是。
A.任何数据类型都可以通过转化函数相互转化	B.只有特定类型的数据类型可以转化
C.任何数据类型都不能转化				D.前面说法都是错误的
26.VHDL运算符优先级的说法正确的是C。
A.逻辑运算的优先级最高	B.关系运算的优先级最高
C.逻辑运算的优先级最低	D.关系运算的优先级最低
27.VHDL运算符优先级的说法正确的是A。
A.NOT的优先级最高		B.AND和NOT属于同一个优先级
C.NOT的优先级最低		D.前面的说法都是错误的
28.VHDL运算符优先级的说法正确的是D。
A.括号不能改变优先级B.不能使用括号C.括号的优先级最低D.括号可以改变优先级
29.如果a=1,b=0,则逻辑表达式(aANDb)OR(NOTbANDa)的值是B。
A.0		B.1		C.2		D.不确定
30.关于关系运算符的说法正确的是。
A.不能进行关系运算	B.关系运算和数据类型无关
C.关系运算数据类型要相同	D.前面的说法都错误
43.如果a=1,b=1,则逻辑表达式(aXORb)OR(NOTbANDa)的值是A。
A.0		B.1		C.2		D.不确定
51.在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,试指出下面那个赋值语句是错误的。D。
A.idata<=“00001111”;B.idata<=b”0000_1111”;
C.idata<=X”AB”D.idata<=B”21”;
54.在一个VHDL设计中idata是一个信号,数据类型为integer,数据范围0to127下面哪个赋值语句是正确的。C。
A.idata:=32;B.idata<=16#A0#;C.idata<=16#7#E1;D.idata:=B#1010#;
57.对于信号和变量的说法,哪一个是不正确的:A。
A.信号用于作为进程中局部数据存储单元	B.变量的赋值是立即完成的
C.信号在整个结构体内的任何地方都能适用	D.变量和信号的赋值符号不一样
58.VHDL语言共支持四种常用库,其中哪种库是用户的VHDL设计现行工作库:。
A.IEEE库	B.VITAL库C.STD库		D.WORK工作库
73.在VHDL中,语句”FORIIN0TO7LOOP”定义循环次数为A次。
A.8					B.7				C.0					D.1
74.在VHDL中,PROCESS结构内部是由B语句组成的。
A.顺序				B.顺序和并行		C.并行				D.任何
83.执行下列语句后Q的值等于D。
……
SIGNALE:STD_LOGIC_VECTOR(2TO5);
SIGNALQ:STD_LOGIC_VECTOR(9DOWNTO2);
……
E<=(2=>’0’,4=>’0’,OTHERS=>’1’);
Q<=(2=>E(2),4=>E(3),5=>’1’,7=>E(5),O
查看更多
单篇购买
VIP会员(1亿+VIP文档免费下)

扫码即表示接受《下载须知》

VHDL练习题

文档大小:58KB

限时特价:扫码查看

• 请登录后再进行扫码购买
• 使用微信/支付宝扫码注册及付费下载,详阅 用户协议 隐私政策
• 如已在其他页面进行付款,请刷新当前页面重试
• 付费购买成功后,此文档可永久免费下载
全场最划算
12个月
199.0
¥360.0
限时特惠
3个月
69.9
¥90.0
新人专享
1个月
19.9
¥30.0
24个月
398.0
¥720.0
6个月会员
139.9
¥180.0

6亿VIP文档任选,共次下载特权。

已优惠

微信/支付宝扫码完成支付,可开具发票

VIP尽享专属权益

VIP文档免费下载

赠送VIP文档免费下载次数

阅读免打扰

去除文档详情页间广告

专属身份标识

尊贵的VIP专属身份标识

高级客服

一对一高级客服服务

多端互通

电脑端/手机端权益通用