您所在位置: 网站首页 / Verilog数字钟课程设计共10页.pdf / 文档详情
Verilog数字钟课程设计共10页.pdf 立即下载
2025-01-03
约7.1千字
约10页
0
324KB
举报 版权申诉
预览加载中,请您耐心等待几秒...

Verilog数字钟课程设计共10页.pdf

Verilog数字钟课程设计.pdf

预览

免费试读已结束,剩余 5 页请下载文档后查看

10 金币

下载文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开


课程设计报告


课程设计题目:数字钟系统设计



学号:201420130327
学生姓名:刘新强

专业:通信工程

班级:1421302
指导教师:钟凯



2016年1月4日
摘要

FPGA(FieldProgrammableGateArray,现场可编程门阵列),一种可编程逻辑器
件,是目前数字系统设计的主要硬件基础。可编程逻辑器件的设计过程是利用EDA开发
软件和编程和编程工具对器件进行开发的过程。
通过modelsim软件下采用verilog语言实现数字钟系统设计,实现了以下几个方面
的功能:
1.数字钟基本计时功能
2.数字钟校时功能
3.数字钟系统报时功能

关键词:FPGA;VHDL;数字钟
目录

一、FPGA与VHDL简介.............................................................................................1

1、FPGA与简介..............................................................................................

2、VHDL简介..................................................................................................

二、课程设计的目的与要求..................................................................................2

1、教学目的...................................................................................................................
2、教学要求...................................................................................................................
3、数字钟系统设计要求................................................................................................

三、设计方案................................................................................................................2

1、系统框图...................................................................................................................
2、模块说明...................................................................................................................

四、仿真与实现............................................................................................3

1、数字钟基本计时功能实现........................................................................................
2、数字钟校时功能实现................................................................................................
3、数字钟系统报时功能实现........................................................................................

五、实验心得................................................................................................4

六、参考文献...............
查看更多
单篇购买
VIP会员(1亿+VIP文档免费下)

扫码即表示接受《下载须知》

Verilog数字钟课程设计共10页

文档大小:324KB

限时特价:扫码查看

• 请登录后再进行扫码购买
• 使用微信/支付宝扫码注册及付费下载,详阅 用户协议 隐私政策
• 如已在其他页面进行付款,请刷新当前页面重试
• 付费购买成功后,此文档可永久免费下载
全场最划算
12个月
199.0
¥360.0
限时特惠
3个月
69.9
¥90.0
新人专享
1个月
19.9
¥30.0
24个月
398.0
¥720.0
6个月会员
139.9
¥180.0

6亿VIP文档任选,共次下载特权。

已优惠

微信/支付宝扫码完成支付,可开具发票

VIP尽享专属权益

VIP文档免费下载

赠送VIP文档免费下载次数

阅读免打扰

去除文档详情页间广告

专属身份标识

尊贵的VIP专属身份标识

高级客服

一对一高级客服服务

多端互通

电脑端/手机端权益通用