数字电子时钟课程设计2.docx

数字电子时钟课程设计2

第一篇：数字电子时钟课程设计2数字电子时钟课程设计题目：数字电子时钟课程设计目录一、设计任务及设计要求…………………………………………（3）二、设计方案论证…………………………..………….（3）1.总体方案及框图2.各部分论证三、单元电路设计…………………………………………………（4）1.振荡器………………………………………………………（4）2.秒、分、时计数器…………………………………………（5）3.显示译码/驱动器和LED七段数码显示管……………….（6）4.分频器……………………………………………………（7）5.报时电路…………………………………………………（9）四、总体电路设计及原理………………………………………（13）五、元器件明细表………………………………………………（10）六、心得体会……………………………………………………（11）七、参考文献……………………………………………………（11）一、设计任务及设计要求1.设计任务数字电子钟的逻辑电路2.设计要求（1）由晶振电路产生1HZ的校准秒信号。（2）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示切且具有校时、校分、校秒的功。（3）整点报时功能。要求整点差10秒开始每隔1秒鸣叫一次，共五次，每次持续时间为一秒，前五次为500赫兹的声音，最后依次为1000赫兹的声音。（4）用中小规模集成电路组成电子钟，并在实验箱上进行组装和调试。（5）划出框图和逻辑电路图，写出设计，实验总结报告。二、设计方案论证数字钟原理框图如图1所示，电路一般包括以下几个部分：振荡器、分频器、译码显示电路、时分秒计数器、校时电路、报时电路。图一对于各个部分而言数字钟计时的标准信号应该是频率相当稳定的1HZ秒脉冲，所以要设置标准时间源。数字钟计时周期是24小时，因此必须设置24小时计数器，他应由模为60的秒计数器和分计数器及模为24的时计数器组成，秒、分、时由七段数码管显示。为使数字钟走时与标准时间一致，校时电路是必不可少的。设计中采用开关控制校时直接用秒脉冲先后对“时”“分”“秒”计数器进行校时操作。能进行整点报时。在从59分50秒开始，每隔2秒钟发出一次低音“嘟”的信号，连续五次，最后一次要求最高音“嘀”的信号，此信号结束即达到正点。三、单元电路设计1.各独立功能部件的设计（1）、振荡器振荡器是计时器的核心，其作用是产生一个标准频率的脉冲信号振荡频率的精度和稳定度决定了数字钟的质量。第一种方案采用石英晶体振荡器，如图二。使用振荡频率为32768HZ的石英晶体和反向器构成一个稳定性极好、精度较高的时间信号源。改变电容C可以图二石英晶体振荡器振荡器的频率进行微调，再通过一个反相器，输出32768HZ的方波将此方波的频率进行15次二分频后，在输出端刚好可得到频率为1HZ的脉冲信号。第二种方案如图三采用集成电路555定时器与RC组成的多谐振荡器。输出的脉冲频率为fS=1/[(R1+2R2)C1ln2]=1KHZ，周期T=1/fS=1ms。若参数选择：R1=R2=10K欧姆，C1=47uF时，可以得到秒脉冲信号。图三方波信号发生器附555定时器的功能表输出输出阀值输入（v11）触发输入（v12）复位（RD）输出（VO）发电管T××00导通2/3VCC>1/3VCC10导通1/3VCC1不变不变（2）秒、分、时计数器U1到U6六个74LS161构成数字钟的秒、分、时计数器。U1、U2共同构成秒计数器，它由两个74LS161构成六--十进制的计数器，如图四。U1作为秒个位十进制计数器，它的复位输入RD、和置位输入LD都接低电平，秒信号脉冲作为计数脉冲输入到CP1端，输出端C控制U2秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q4作为秒个位的计时值送至秒个位七段显示译码/驱动器。U2作为秒十位六进制计数器，它的计数脉冲输入受到秒个位U1的控制，其计数器使能端EP、ET与U1的输出端C相连接。当U2计数器计到0011，即清零信号到复位输入端时，Q1、Q2、Q3、Q4输出的都是零。Q1、Q2、Q3、Q4作为秒十位的计时值送至秒十位七段显示译码/驱动器。U3、U4分别构成分个位十进制和分十位六进制计数器，如图四。U3、U4与U1、U2的连接方法相似。当计数器输出为01011001状态，U3（U1）、U4（U2）的LD端同时为“0”，使计数器立即返回到00000000状态。这样就构成了六十进制计数器。图四六十进制计数器U5、U6共同构成时计数器，它由两个74LS161构成六十进制的计数器如图五。U5作为时十位计数器，它的复位输入RD、和置位输入LD都接低电平，时信号脉冲作为计数脉冲输入到CP1端，输出端C控制U6秒十位计数器的计数脉冲输入。Q1、Q2、Q3、Q