清华大学微电子 超大规模CAD期末考题解读（推荐阅读）.docx

清华大学微电子超大规模CAD期末考题解读（推荐阅读）

第一篇：清华大学微电子超大规模CAD期末考题解读发信人:cloudyghost(甘蔗马蹄糖水),信区:Pretest标题:2005.1.3VLSICAD(张文俊)发信站:自由空间(MonJan310:22:422005),站内总体难度:veryeasybutsomelittletricks两道经典题：锐积法求质蕴含体&编排级数下一时间时轮法画图：8个clk的图，全是always@语句改错：阴险啊……写verilog程序：用case实现4选1多路选择器画逻辑电路图并化简：见上文……最后结果貌似是f=0发信人:junior(耗子没想好用什么昵称呢),信区:Pretest标题:Re:2005.1.3VLSICAD(张文俊)发信站:BBS自由空间站(MonJan317:52:192005),站内多郁闷的题目呀:(本科阶段最后一门考试，回忆并且庆祝一下我的是B卷1、画波形的，就是clk印象中：initialbeginclk=0;clk2=0;clk3=0;clk4=0;clk5=0;clk6=0;clk7=0;clk8=0;endalways#8clk=~clk;always@(clk|clk4)clk6=~clk6;always@(clkorclk4)clk7=~clk7;always#2repeat#8clk5=~clk5;alwayswait(clk)#3clk4=~clk4;always@(clk)clk3……忘记了，大概是这个样子，延迟的时间都是印象中的，具体的忘记了，要注意延迟的所有的用法2、改错很郁闷，完全不明白,也忘得差不多了是关于调用的出现了operation=e1.state_0;somefunce1(temp,x,operation);(state_0是somefunc中的一个参数，用parameterstate_00;这样定义的)3、给出Con和Cdc，求全部的质蕴涵体集合，用锐积法三输入单输出，我用卡诺图画出来Coff是111.1和000.1（不知道我做得对不对）而且印象中是求全部的质蕴涵体集合，不知道这个“全部”是不是很重要。4、就是最后复习资料上最后的那个下一事件法，时轮法，编排技术法如果没记错完全就是那道题，没变化5、写程序，用verilog写一个4选1多路选择器，输入有a,b,c,d,sel_0,sel_1要求用到case语句。6、化简电路图，上面有人说过了记忆力太差了，都忘得差不多了，总之，祝大家好运了^_^发信人:torlies(今天晚上要多玩),信区:Pretest标题:算了，CAD还是发到这里吧发信站:自由空间(2003年12月28日21:56:28星期天),站内信件那道JOKE题我就不贴了，免得下一届的DDMM不认真学习:P我是A卷，也许B卷略有不同填空，交积和星积，大概4~5题，比讲义上的简单七段译码器，给一个覆盖告诉你0011输入有错把---|---|---显示成---||_|问你错在哪里（多了一个什么，少了一个什么）并且修正这个覆盖让它能正常显示门海法画板图三输入与非门接一个非门3输入单输出集合求质蕴含体给Con,Cdc，锐积法给一个电路图，用编排级数，下一事件，时轮法表示二极管伴随模型推导（书上的例子，少一个电流源）接着还是和书上一样，用鸡耳祸福定理写出3个节点的方程发信人:rbc(木瓜木瓜....三缄其口),信区:Pretest标题:微电CAD分数的分水岭(转载)发信站:自由空间(2002年02月01日23:59:11星期五),站内信件大家都还记得有一道画4输入或非门门海的题吧，那道题给了电路图。虽然很多人（比如偶:（）想当然的以为或非门的4个输入段是同等的，事实上电路图中画了接A输入的PMOS的源区接的是电源。如果没有注意这一点，就会被毫不留情的扣掉。00000000100100100分。100100100000000就是这样，所以偶免不了酸酸的说一句其实79和89其实只有一步之遥：P发信人:empyreal(闲闲*头疼砍头),信区:Pretest标题:2002.1CAD张文俊发信站:自由空间(2002年01月03日16:50:47星期四),站内信件A-1.填空，三道交积三道星积，全是讲义上的A-2关于七段译码器，只需要知道概念给你一个覆盖C告诉你0010输入有错问你错在哪里并且修正这个覆盖让它能正常显示A-3门海法画板图四输入或非门接一个非门给电路图A-43输入单输出集合求质蕴含体给Con,Cdc,不规定方法A-5半加器的vhdl实现只要写entityarchitecture要求用行为级描述A-6编排级数，下一事件，时轮法与上课例题差不多只少一根线A-7mos管的伴随模型接入一个电路问Vgs=0时的简化电路求Vds表达式并说