LDPC码译码算法研究和FPGA实现的任务书.docx

LDPC码译码算法研究和FPGA实现的任务书
任务书：LDPC码译码算法研究和FPGA实现
一、背景
LDPC码（Low-densityparity-checkcode）是一种近年来被广泛应用于通信领域的纠错码。它的译码算法主要有基于消息传递算法的迭代译码和基于矩阵运算的代数译码等。这两种译码算法的实现方式各有优缺点，其中迭代译码算法是当前主流的实现方案。在硬件实现方面，FPGA（Field-ProgrammableGateArray）因其可编程性和应用灵活性而成为了译码器实现的首选。
二、任务
本次任务的目标是实现一个基于LDPC码的迭代译码算法，并将其应用于FPGA平台上。具体任务如下：
1.研究LDPC码的原理和特点，掌握解码算法的基本思想及实现方法；
2.选择一种LDPC码译码算法并进行实现；
3.使用现成的FPGA开发平台完成硬件系统的设计和调试；
4.验证实现的可行性和正确性，并进行性能测试和优化。
三、实现方案
1.LDPC码的选取
选择一个合适的LDPC码进行研究，建立码字生成矩阵，并对其进行稀疏化处理。
2.LDPC码译码算法的研究
研究LDPC码译码的两种主要算法：2-MCN算法和BP算法，并结合选定的LDPC码进行仿真和实验，评价不同算法的优缺点，并选择实现方式。
3.系统硬件设计
采用VHDL语言开发FPGA上的LDPC码译码系统，包括前端数据接口、LDPC码译码模块和输出接口等。采用模块化设计的思路，方便后期的维护和优化。
4.系统验证与性能测试
通过仿真和测试，对系统的性能进行评估和优化，并进行结果对比分析。
四、成果要求
1.完成LDPC码译码算法研究和硬件实现，包括设计文档、源码、测试数据和测试报告等；
2.在FPGA平台上实现译码算法，并验证其正确性和可行性；
3.性能测试数据和分析报告。
五、时间安排
任务周期为2个月，具体时间安排如下：
第1周-2周：研究LDPC码的原理和特点，探究译码算法的基本思想；
第3周-4周：选择和实现LDPC码译码算法；
第5周-6周：进行系统硬件设计，并完成测试数据的准备；
第7周-8周：进行系统验证和性能测试，并撰写测试报告。
六、参考文献
1.杨柳，基于FPGA的LDPC码译码技术研究与实现，华中科技大学硕士学位论文；
2.RizzoG，GrossWJ，LiuQ,etal.LDPCCodePerformanceinaHigh-RateTurboEqualizerandSeriallyConcatenatedLow-DensityParity-CheckCodeScheme[J].IEEEJournalonSelectedAreasinCommunications,2004,22(5):827-840；
3.崔英杰，毛林勇，基于FPGA的LDPC码译码器设计，电子设计工程，2009(14)：75-78。