计算机组成原理课后作业1-8章ppt课件.ppt

第1章计算机系统概论5.什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？7.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？8.什么是内存？什么是外存？什么是CPU？什么是适配器？简述其功能。第2章运算方法和运算器若a7＝0，则X为正数，显然a0···a6取任何值均可。
若a7＝1，则X为负数，[X]移＝0.a6a5···a0
∵－0.5D=－0.100000B，则[－0.5D]移＝0.100000
∴若要X>－0.5，即等价于[X]移>[－0.5D]移
即0.a6a5···a0>0.100000，因此必须是a5···a0不全为0。
结论：
如果a7＝0，a6···a0取任何值均可；
如果a7＝1，必须满足a6=1且a5···a0不全为0。4、将下列十进制数表示成IEEE754标准的32位浮点规格化数。＋[y]补00.00011x=0.11011y=－0.10101
[x]补＝00.11011，[y]补＝11.01011

∴[x+y]补＝00.00110，未溢出
x+y=+0.00110x=－0.10110y=－0.00001
[x]补＝11.01010，[y]补＝11.11111

∴[x+y]补＝11.01001，未溢出
x+y=-0.101116、已知x和y，用变形补码计算x－y，同时指出结果是否溢出。6、已知x和y，用变形补码计算x－y，同时指出结果是否溢出。6、已知x和y，用变形补码计算x－y，同时指出结果是否溢出。7、用原码阵列乘法器计算x×y。7、用原码阵列乘法器计算x×y。9-1、x=2-011×0.100101，y=2-010×(-0.011110)，求[x+y]9-1、x=2-011×0.100101，y=2-010×(-0.011110)，求[x-y]9-2、x=2-101×(-0.010110)、y=2-100×0.010110，求[x+y]9-2、x=2-101×(-0.010110)y=2-100×0.010110，求[x-y]第3章内部存储器1、设有一个具有20位地址和32位字长的存储器，问：由16K×8位的芯片字位扩展构成64K×32位的存储器；
位扩展：由4片16K×8位的芯片构成16K×32位的存储组；
字扩展：由4组16K×32位存储组构成64K×32位的存储器；
因此，4个存储组的片选信号应由最高两位地址A14和A15产生；
该存储器的组成逻辑框图如下：位扩展字扩展3、用16K×8的DRAM芯片构成64K×32位存储器，要求：(2)设储器读/写周期为0.5μs，CPU在1μs内至少要访问一次。试问采用哪种方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？6、用32K×8位的EPROM芯片组成128K×16位的只读存储器，试问：6、用32K×8位的EPROM芯片组成128K×16位的只读存储器，试问：（4）画出此存储器的组成框图。8、设存储器容量为64M，字长为64位，模块数m=8，分别用顺序和交叉方式进行组织。存储周期T=100ns，数据总线宽度为64位，总线传送周期τ=50ns。求：顺序存储器和交叉存储器的带宽各是多少？9、CPU执行一段程序时，cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。10、已知cache存储周期40ns，主存存储周期200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？13、一个组相联Cache由64个行组成，每组4行。主存储器包含4K个块，每块128字。请表示内存地址的格式。14、某机主存容量1MB，字长1B，块大小16B，Cache容量64KB，若Cache采用直接映射方式，请给出2个不同标记的内存地址，它们映射到同一个Cache行。15、假设主存容量16M×32位，Cache容量64K×32位，主存与Cache之间以每块4×32位大小传送数据，请确定直接映射方式的有关参数，并画出主存地址格式。第4章指令系统3、指令格式结构如下所示，试分析指令格式与寻址方式特点。4、指令格式结构如下所示，试分析指令格式与寻址方式特点。6、一种单地址指令格式如下所示，R变址寄存器，R1基址寄存器，PC程序计数器，填写下列寻址方式。7、某计算机字长为16位，主存容量为64K字，采用单字长单地址指令，共有40条指令，试采用直接、立即、变址、相对四种寻址方式设计指令格式。方案1：专用变址寄存器方案2：通用寄存器作为变址寄存器9、某机字长为32位，CPU中有16个32位通用寄存器，设计一种能容纳64种操作的指令系统，如果采用通用寄存器作为基址寄存器，则RS