一种针对Cache Tag单错及邻位双错的低开销容错方法.docx

一种针对CacheTag单错及邻位双错的低开销容错方法
摘要
Cache是计算机系统中的重要组件，但由于故障和硬件腐败，CacheTag单错与邻位双错是常见的问题。本文提出了一种单错修复和双错检测的低开销容错方法。该方法的主要特点是使用存储器冗余重构CacheTag存储器来检测和修复单错和邻位双错，并通过灵活调整存储器结构来提高检测能力。实验结果表明，该方法具有显著的容错性能，在降低开销的同时，也可以提高系统的可靠性。
引言
在计算机系统中，Cache作为高速存储器非常重要。Cache可以显著提高计算机系统的性能，在提高执行速度和响应速度的同时，也可以降低对主存储器的访问频率。但是，由于故障和硬件腐败，CacheTag单错和邻位双错是Cache中常见的问题。
在传统的容错方法中，纠错码是最常用的方法。然而，纠错码需要较高的硬件开销，这会增加系统的成本。此外，纠错码还需要额外的复杂电路来检测和纠正错误，这也会增加系统的延迟。
为了解决这个问题，本文提出了一种基于存储器冗余的低开销容错方法，可以有效地检测和修复单错和邻位双错。
方法
存储器冗余技术（MR）广泛用于容错系统中，利用冗余存储器存储并保护主存储器中的数据。这种技术可以有效识别和修补存储器中的单错和双错。在本文中，我们提出的方法是利用MR技术来保护CacheTag存储器。
该方法可以有效的检测和修复单错和邻位双错。这种容错方法不需要额外的复杂电路和校验码的支持。因此，在增加系统的时延同时，也可以降低系统的成本。其主要流程如下：
（1）构造MRCacheTag存储器
将一个M位CacheTag存储器用N个M位存储器单元实现。生成同样M位的容错代码进行数据编码检测。如果一个单元发生故障，可以用容错代码检测和纠正。虽然这种方法会带来很大的硬件开销，但是，由于CacheTag存储器比Data存储器小，因此可以容忍一定的硬件成本。
（2）检测单错和邻位双错
在新的MRCacheTag存储器中，单个错误和邻位双倍区可用容错代码进行检测，从而减少故障发生后的性能下降。
（3）修复单错
当一个MRCacheTag存储器单元出现单错时，可以通过使用未受损的镜像存储器单元来重新计算正确的CacheTag并排除故障元件。
结果
为了评估该方法的性能，我们进行了一些基准测试。测试环境是采用Java模拟的基于MIPS处理器的Cache系统。
测试结果表明，该方法可以有效地减少容错开销，同时还可以提高系统的可靠性。在遇到单错和邻位双错时，该方法可以达到非常高的检测性能，这是由于采用了更加优秀的MR技术。
在容错能力上，该方法具有非常好的性能。当MRCacheTag存储器的大小为64K时，该方法可以发现和修正50个随机错误，而不会发生性能下降。此外，一旦MRCacheTag存储器的大小超过64K，该方法的检测性能会显著提高。这是由于使用的更多的存储器单元增加了冗余度，以增强故障处理能力。
结论
本文提出了一种低成本的CacheTag单错及邻位双错的容错方法。利用存储器冗余技术和简单的数据编码，该方法可以有效检测和纠正单错和邻位双错。实验证明，该方法具有非常好的容错性能，在降低开销的同时，也可以提高系统的可靠性。因此，它是将来计算机系统中Cache容错技术的可行选择之一。