电子数字时钟课程设计报告.doc

数字电子钟的设计
1.设计目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1.1设计指标
1.时间以12小时为一个周期；
2.显示时、分、秒；
3.具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
1.2设计要求
1、电路设计原理说明
2、硬件电路设计(要求画出电路原理图及说明)
3、实物制作：完成的系统能达到题目的要求。
4、完成3000字的课程设计报告
2.功能原理
2.1数字钟的基本原理
数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。
2.2原理框图

3.功能模块
3.1振荡电路
多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。用555实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。

振荡周期：T=0.69(R1+2R2)C
其中当R1=5K，R2=4.7K，C=100uF时，T=0.9936s

3.2CD40110工作原理
CD40110为十进制可逆计数器/锁存器/驱动器，具有加减计数，计数器状态锁存，七段译码输出等共能。这次设计用到CD40110的加计数、七段译码输出功能。
CD40110有2个计数时钟输入端CPu和CPd分别用作加计数时钟输入和减计数时钟输入。由于电力内部有一个时钟信号预处理逻辑，以此当一个时钟输入端计数工作是，另一个时钟输入端可以是任意状态，所以我们采用CPu接脉冲信号，CPd悬空。
CD40110的进位输出CO和借位输出BO一般为高电平，当计数器从9~0时，BO输出脉冲，当计数器从0~9时，CO输出脉冲，以此利用CO端可以实现大于10进制的计数功能。
BO进位输出端
CO借位输出端
CPd减计数器时钟输入端
CPu加计数器时钟输入端
CR清除端
/CT计数允许端
/LE锁存器预置端
VDD正电源
VSS地
Ya~Yg锁存译码输出端封装图

功能表

3.2秒计数电路
秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。

60进制--秒计数电路
3.3分计数电路
分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。

60进制--分计数电路
3.4时计数电路
来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS11与门产生一个清零信号，将所有CD40110清零。

24进制--时计数电路
3.5显示电路
由CD40110产生十进制数字，再由数码管显示出来