《计算机组成原理》实验报告---8位算术逻辑运算实验.docx

《计算机组成原理》实验报告---8位算术逻辑运算实验

第一篇：《计算机组成原理》实验报告---8位算术逻辑运算实验计算机专业类课程实验报告课程名称：计算机组成原理学院：信息与软件工程学院专业：软件工程学生姓名：学号：指导教师：日期：2012年12月15日电子科技大学计算机学院实验中心电子科技大学实验报告一、实验名称：8位算术逻辑运算实验二、实验学时：2三、实验内容、目的和实验原理：实验目的：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。2.掌握模型机运算器的数据传送通路组成原理。3.验证74LS181的组合功能。4.按给定数据，完成实验指导书中的算术／逻辑运算。实验内容：使用模型机运算器，置入两个数据DR1=35，DR2=48，改变运算器的功能设定，观察运算器的输出，记录到实验表格中，将实验结果对比分析，得出结论。实验原理：1.运算器由两片74LS181以并/串形式构成8位字长的ALU。2.运算器的输出经过一个三态门（74LS245）和数据总线相连。3.运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。4.锁存器的输入连至数据总线，数据开关（INPUTDEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。5.数据显示灯（BUSUNIT）已和数据总线相连，用来显示数据总线内容。实验器材（设备、元器件）：模型机运算器四、实验步骤：1.仔细查看试验箱，按以下步骤连线1）ALUBUS连EXJ32)ALU01连BUS13)SJ2连UJ24)跳线器J23上T4连SD5)LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边6)AR跳线器拨在左边，同时开关AR拨在“1”电平2.核对线路，核对正确后接通电源3.用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。电子科技大学计算机学院实验中心①调拨8位数据开关KD0-KD7为01100101（35H），准备向DR1送二进制数据。②数据输出三态缓冲器门控信号ALUB=1（关闭）。③数据输入三态缓冲器门控信号SWB=0（打开）。④数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关闭）。⑤打入脉冲信号T4，将数据65H置入DR1。重复步骤1-5，同理将数据A7H置入DR24.检验DR1和DR2置入的数据是否正确。1）数据输出三态缓冲器门控信号ALUB=0（打开）；2）数据输入三态缓冲器门控信号SWB=1（关闭）；3）数据锁存DRi控制信号LDDR1、LDDR2=0（关闭）4）设置开关M、开关S3、S2、S1、S0相应值如M=1，S3、S2、S1、S0=1111，验证8位数据DR1；S3、S2、S1、S0=1010验证8位数据DR25.验证74LS181的算术和逻辑运算功能。1）在给定DR1=65、DR2=A7的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出。2）将输出结果填入实验报告表中，并和理论分析进行比较、验证。6.填写实验数据。五、实验数据及结果分析（包括各种截图：实验过程截图、界面截图、操作截图、运算结果截图）：运算器数据通路图：模型机运算器连线及跳线完毕图：电子科技大学计算机学院实验中心实验数据输出表：六、实验结论、心得体会和改进建议：通过这次试验，掌握了算术逻辑运算器单元ALU（74LS181）的工作原理，掌握了简单运算器的数据传送通道，了解了由74LS181等组合逻辑电路的运算功能发生器运算功能，能够按给定数据，完成实验指定的算术/逻辑运算。电子科技大学计算机学院实验中心第二篇：计算机组成原理实验报告+++数据通路实验数据通路组成实验一、实验目的（１）将双端口通用寄存器组和双端口存储器模块联机；（２）进一步熟悉计算机的数据通路；（３）掌握数字逻辑电路中故障的一般规律，以及排除故障的一般原则和方法；（４）锻炼分析问题与解决问题的能力，在出现故障的情况下，独立分析故障现象，并排除故障。二、实验电路图９．１４示出了数据通路实验电路图，它是将前面进行的双端口存储器实验模块和一个双端口通用寄存器组模块连接在一起形成的，存储器的指令端口不参与本次实验，通用寄存器组连接运算器模块，本实验涉及其中的操作数寄存器ＤＲ２。由于ＲＡＭ是三态门输出，因而可以将ＲＡＭ连接到数据总线ＢＵＳ上。此外，ＢＵＳ上还连接着双端口通用寄存器组。这样，写入ＲＡＭ的数据可由通用寄存器提供，而从ＲＡＭ读出的数据也可送到通用寄存器保存。ＲＡＭ和ＤＲ２在前面的实验中使用过。对于通用寄存器组ＲＦ，它由一个在系统可编程（InSystemProgramable）芯片ｉｓｐＬＳＩ１０１６固化了通用寄存器组的功能而成，其功能与双端口寄存器组ＭＣ１４５８０相类似，内含四个８位的通用寄存器，带有一个输入端口和两个输出端口，从而可