习题课-《EDA技术》课程考试大纲.docx

习题课-《EDA技术》课程考试大纲

第一篇：习题课-《EDA技术》课程考试大纲《EDA技术》课程考试大纲第一部分考核说明一、学习目的和任务电子设计自动化(EDA)技术是九十年代电子信息技术发展的重要成果，它使大规模集成电路的设计与制作进入自动化阶段，是目前工业界广泛才应用的设计技术，而未来电子电路设计将是EDA的时代。学习本课程的目的是使学生：系统地掌握EDA技术的基本概念和基本实践技能；具备通过可编程器件设计数字系统的本领；具备学习后续相关课程的能力。通过本课程的学习使学生掌握可编程器件、EDA开发系统软件、硬件描述语言和电子线路设计与技能训练等各方面知识；提高工程实践能力；学会应用EDA技术解决一些简单的电子设计问题。本课程主要任务是：1、使学生掌握EDA开发工具QUARTUSII的常用工具的使用。2、使学生掌握EDA设计流程及输入方法。3、使学生掌握的硬件描述语言VERILOGHDL的基本应用。4、使学生掌握原理图输入、VERILOGHDL文本输入等硬件设计方法。5、使学生掌握电路的仿真测试和硬件测试的方法，验证实际设计电路的。二、教学内容及要求总述：1．EDA技术基本概念EDA技术的内涵、实现目标，综合的概念，自顶向下的设计方法，EDA与传统电子设计方法的比较。2．EDA设计流程及工具FPGA/CPLD设计流程，ASIC设计流程，常用的EDA工具，IP核的概念，QUARTUSⅡ的使用。3．VERILOGHDL硬件描述语言VERILOGHDL程序的结构与要素（包括VERILOGHDL程序的基本结构、结构体、文字规则、数据类型、操作符等），VERILOGHDL的基本语句（包括顺序语句和并行语句），VERILOGHDL子程序，VERILOGHDL程序库和包，VERILOGHDL的描述风格。状态机的设计方法。具体内容：第一章概述教学内容：EDA技术及其发展；EDA技术实现目标；硬件描述语言VERILOGHDL介绍；VERILOGHDL综合介绍；基于VERILOGHDL的自顶向下设计方法；EDA与传统电子设计方法的比较；EDA的发展趋势。教学要求：掌握：EDA较传统电子设计方法的优越性。了解EDA技术及其发展方向。第二章EDA设计流程及其工具教学内容：FPGACPLD设计流程；设计输入（原理图HDL文本编辑）；VERILOGHDL综合流程学习（适配；时序仿真与功能仿真；编程下载；硬件测试等）；ASIC及其设计流程（ASIC设计方法；一般ASIC设计的流程）；常用EDA工具（设计输入编辑器；HDL综合器；仿真器；适配器(布局布线器)；下载器）QUARTUSII概述；IP核介绍。教学要求：熟练掌握：FPGACPLD设计流程；QUARTUSII操作界面及熟练使用。掌握：EDA设计流程中硬件设备的正确使用，从而能完成更多的实验和开发项目。了解：IP核。第三章FPGA/CPLD结构与应用教学内容：简单PLD原理；CPLD结构与工作原理；FPGA结构与工作原理；FPGACPLD测试技术；FPGA/CPLD测试技术；CPLD和FPGA的编程与配置。教学要求：掌握：FPGACPLD测试技术；CPLD和FPGA的编程与配置方法。了解：CPLD/FPGA结构与工作原理。第四章VERILOGHDL设计初步教学内容：多路选择器VERILOGHDL描述（2选1多路选择器的VERILOGHDL描述；VERILOGHDL相关语句说明；VERILOGHDL设计的基本概念和语句小节）；寄存器描述及其VERILOGHDL语言现象（D触发器VERILOGHDL描述；D触发器VERILOGHDL描述的语言现象说明；实现时序电路的VERILOGHDL不同表达方式；异步时序电路设计；VERILOGHDL设计基本概念和语言现象小节）1位二进制全加；器的VERILOGHDL设计（半加器描述和CASE语句；全加器描述和例化语句）；VERILOGHDL文本输入设计方法初步（编辑输入并保存VERILOGHDL源文件；将当前设计设定为工程；选择FPGA/CPLD器件，编译、综合和排错；时序仿真；硬件测试）。教学要求：熟练掌握：理解掌握VERILOGHDL硬件描述语言的基本语句；4选1多路选择器的VERILOGHDL描述程序设计；触发器VERILOGHDL描述程序设计。掌握：同步时序电路设计，全加器描述和例化语句。了解：异步时序电路设计。第五章VERILOGHDL设计进阶教学内容：4位加法数器的VERILOGHDL描述；不同工作方式的时序电路设计；双向电路和三态控制电路设计；进程语句结构；仿真。教学要求：掌握：4位加法数器的VERILOGHDL描述。了解：进程语句结构。第六章原理图输入设计方法教学内容：1位全加器设计向导；2位十进制数字频率计设计（设计有时钟使能的两位十进制计数器；频