数字逻辑（精选5篇）.docx

数字逻辑（精选5篇）

第一篇：数字逻辑数字逻辑复习一．选择题1．将逻辑表达式“”化简为逻辑表达式“A”，需使用公式化简法中的（）。A、并项法B、吸收法C、消去法D、配项消去法2．逻辑代数中的三种最基本的逻辑运算是（）。A、与、与非、或非B、与、与或非、异或C、与、或、非D、与非、与或非、异或3．的相邻最小项的是（）。A、B、C、D、4．在何种输入情况下，“或非”的运算结果不是“0”，（）。A、全部输入为“1”B、任一输入为“1”C、全部输入为“0”D、任一输入为“1”，其他输入为“0”5．在下列逻辑电路中，不是组合电路的有().A、译码器B、编码器C、全加器D、寄存器6．要使3：8线译码器(74LS138)能正常工作，使能控制端G1、G2A#、G2B#的电平信号应是()。A、100B、111C、011D、0007．七段数码显示管中，共阴极电路的所有发光二极管输出端均是()A、逻辑1B、逻辑0C、高阻态D、接地8．一个32路的数据选择器，最合适的地址输入端的是（）A、4B、7C、8D、59．组成一位的十进制计数器，至少需要（）个触发器。A、4B、3C、6D、510．计数器的模是()A、触发器的数量B、序列中实际状态数C、每秒循环次数D、可能的最大状态数11.移位寄存器由()组成A、锁存器B、触发器C、一个字节存储器D、4位存储器12．移位寄存器不能实现的功能是（）A、实现信号的并行到串行的转换B、实现信号的串行到并行的转换C、对时钟信号进行分频D、对输入信号进行编码15．对于J－K触发器，当J＝0、K＝0，则CP脉冲作用后，触发器的次态是（）。A、B、C、A或BD、16．使用256X1位ROM芯片组成1024X8位存储器，需要ROM芯片()片。A、10B、32C、16D、6417．用PLD开发软件输入逻辑设计的两种方式是()。A、文本和数字B、文本和原理图C、原理图和代码D、编译和排序18．VHDL属于()。A、可编程逻辑B、硬件描述语言C、可编程阵列D、逻辑数学算法二．理解基本内容（看每章后的小结）1．数字电路常用的描述工具有哪些？2．在逻辑函数中，基本的逻辑运算有哪些？可以组合哪些运算？？列举你曾学过的组合电路。4．什么是译码器？它是如何工作的？七段译码器如何工作？5．时序电路的特点是什么？结构怎样？6．典型的触发器JK、D的方程是什么？它的工作状态有哪些？状态是如何变化的？7．计数器的模的概念及如何计算的？X次分频如何产生相应的模？其频率怎么设置？8。SRAM、DRAM的存储机理是什么？9．存储逻辑是什么的产物？FLASH的特性怎样？10．PLD、FPGA、ISP、VHDL涵义三．公式法、卡诺图化简以及相关证明看作业四．分析设计1．组合电路三人表决器、路灯控制、电影院门口大人、小孩进入的自动检测等2．时序电路作业3．VHDL的简单语法表达数字逻辑复习纲要第一章逻辑代数一、基本概念(P30)1.逻辑函数的描述方式及常用工具；2.逻辑代数三种基本逻辑运算(与、或、非).二、公式、卡诺图的化简方法1.最小项，相邻最小项2.公式(P16—P17)3.卡诺图(结构、化简方法)三、本章作业第二章组合逻辑一、组合逻辑的组成与特征二、组合电路的构件1.列出相关电路2.译码器74LS138工作时,功能：每输入一组不同的代码，只有一个输出有效.3.七段数码显示器SM4205共阴阴极接地4.数据选择器例：32选1----5根控制线(选择控制信号)三、本章作业第三章时序逻辑一、时序电路的组成、功能、特点触发器(F/F)，锁存器二、触发器(F/F)特点有两个稳态，计数器的模触发器(F/F)的个数.三、移位寄存器功能：串并转换、分频四、S-K触发器，D触发器的方程五、序列检测六、本章作业第四章存储逻辑一、存储逻辑的组成二、SRAM和DRAM的存储机理Flash闪存RAM、ROM芯片实例分析例：1024×8位ROM芯片：数据线8位地址线10位（）控制线2位（1位读写线、1位片选线）四、有关名词例：PLD（ProgrammableLogicDevice可编程器件）FPGA（Field－ProgrammableGateArray现场可编程门阵列）ISP（In-systemProgramming在系统编程）第二篇：频率计(格式)数字逻辑课程设计任务书（指导教师填写）课程设计名称电子技术课程设计学生姓名专业班级设计题目简易数字频率计一、课程设计的任务和目的任务:设计一个简易数字频率计，用来测量单位时间内数字信号的脉冲个数，并用数码管显示出来。目的：掌握简易数字频率计的设计、组装、调试方法。掌握有关集成电路的工作原理。二、设计内容、技术条件和要求1.设计简易数字频率计：⑴.设计一个简易数字频率计，用于测量数字信号的频率并显示，用一个开关控制频率计的起动和停止，