模电课程设计编辑精选范文.docx

模电课程设计

第一篇：模电课程设计数字电子钟计时系统数字钟是一种用数字电路技术实现时、分、秒计时的装置，和我们平时所用的机械式时钟相比，具有更高的准确性和直观性。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。在设计数字钟时，首先要了解数字钟的原理，从而学会制作数字钟。在制作数字钟的工程中进一步了解各种在制作中用到的中小规模集成电路的作用及实用方法。因为数字钟包括组合逻辑电路和时序电路，可以我们学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。课程设计报告内容1.设计任务与基本要求1.1设计任务1.2基本要求2.设计方案2.1工作原理2.2原理方框图3.单位电路模块设计3.1秒信号发生器荡器、分频器3.2秒、分计数器——60进制计数器3.3时计数器——24进制计数器3.4译码显示电路3.5校时电路4.调试要点4.1标准信号源调试4.2时、分、秒及显示电路的调试4.3校时电路的测试5.课程设计体会附元器件材料清单1.设计任务与基本要求1.1设计任务根据所学的知识，用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟1.2基本要求①采用LED显示累计时间“时”、“分”、“秒”。②当电路发生走时误差时，具有校时功能。2.设计原理2.1工作原理数字电子钟电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校时电路等组成。秒信号发生器是整个数字电子钟的核心部分，它的精度和稳定度决定了计时钟计的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得１ＨＺ的秒脉冲。将标准秒信号送入“秒计数器”“秒计数器”采用六十进制计数器每累计60秒发出一个“分脉冲”信号该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用六十进制计数器每累计60分钟发出一个“时脉冲”信号该信号将被送到“时计数器”。“时计数器”采用24进制计数器可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态经七段显示译码器译码通过六位LED七段显示器显示出来。校时电路是用来对“时”、“分”、“显示数字进行校对调整的。本设计用中、、分、秒的数字电子钟，使其完成一下几项基本功能显示累计时间“时”、“分”、“秒”，具有校时功能，可以分别对时及分进行单独校时使其校正到标准时间。2.2原理方框图数字电子钟的原理方框图如下图所示，由图知该电路系统由秒信号发生器、“时”、“分”、“秒”计数器、译码器及显示器、校时电路等组成。图1数字电子钟系统图3.单位电路模块设计3.1秒信号发生器图2秒信号发生器秒信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生的脉冲经过整形、分频获得1HZ的秒脉冲。常用的典型电路如上图所示。CD4060是14位二进制计数器。它内部有14级二分频器两个反相器。CP1、CP0分别为时钟输入、输出端，即内部反相器G1的输入、输出端。图中R为反馈电阻（10MΩ--100MΩ）,目的是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，取100pF，C2是温度特性校正用电容，取100pF。内部反相器G2起整形作用，且提高带负载能力。石英晶体采用32768Hz晶振。若要得到1Hz的脉冲，则需经过15级二分频器完成。由于CD4060只能实现14级分频，所以要外加一级分频器，可采用CD4013双D触发器完成。3.260进制计数器图360进制计数器由CD4029极成的60进制计数器如上图所示。首先将两片CD4029设置成十进制加法计数器。例如，将“Ｂ/Ｄ”接高电平。将第一片CD4029计数器的进位输出CO连到第二片CD4029计数器的进位输入CI，这样两片计数器最大可实现100进制的计数器。现在要设计一个６０进制的计数器，可以利用“反馈置零”的方法。由于CD4029属于异步置数，故当计数器输出“2Q32Q22Q12Q0、1Q31Q21Q11Q0=0110、0000”时，通过门电路形成一置数脉冲使计数器归零。上图可作为秒、分计数器。3.3时计数器——24进制计数器当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态为“Q3Q2Q1Q0=0010”时，要求计数器归零。通过把第一片的Q2、第二片的Q1相与后的信号送到个位、十位计数器的置数端PE，使计数器复零，从而极成24进制计数器。如下图所示。图424进制计数器3.4译码显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS47，74LS47是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳枀显示数码管。由74LS47和LED七段共阳数码管组成的一位数码显示电路如下图示。若将“秒”、“分”、