西南交通大学大三暑期实习总结报告（共5则）.docx

西南交通大学大三暑期实习总结报告（共5则）

第一篇：西南交通大学大三暑期实习总结报告西南交通大学信息科学与技术学院通信工程专业工程实习报告——总结报告年级:大三学号:姓名:专业:通信工程二零一五年七月这次暑期实习分为两个阶段，第一阶段我们在国信安实习，第二阶段我们在学校进行实习。国信安实习我们选了一个Java的课题，在前三天，我们在郭经理的指导下，了解了如何进行需求分析，招标投标等有关工程方面的知识，以及传感器网关等硬件知识。在这期间，老师给我们布置了一个任务——不知传感器网络，其中遇到了很多问题和很难解决的困难，但是经过我们组的齐心努力下，我们完成了任务。我们学到了在学校没学到的知识，提高了动手能力和解决问题的能力。之后五天，我们在赵主任的指导下，用Java语言完成了一个学生管理系统。在之前我们都没有学过Java，开发软件和运行环境软件都是在赵主任指导下完成安装的。然后在赵主任的谆谆教导下，我们克服种种困难完成了系统的编写。在这段时间中，我们始终把我们当做国信安的一员，坚持上下班，合理安排工作时间，在老师的指导下完成任务，学到了在学校学不到的知识，我们的各方面能力有了很大提高。通过实践，巩固了所学知识，提高了动手能力；提前进入工作环境，为将来的就业提供了宝贵经验；遇到问题时，我们相互沟通，互帮互助，提高了团队协作能力。总之，这次实习我们受益匪浅，为将来步入社会进入工作提供了宝贵经验，同时国信安的精神也将在我们今后的学习工作生活中起到指导作用。之后我们在学校进行实习。我们先是做FPGA实验，FPGA分为三个实验，FPGA基础设计，伪随机序列发生器设计，载波信号发生器设计。FPGA称为现场可编程门阵列，是在早期的可编程逻辑器件基础上发展起来的新型高性能可编程逻辑器件。FPGA的集成度很高，其器件密度从数万系统门到数千万系统门不等，可以实现极其复杂的组合与时序逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。我们这三个实验主要用到QuartusⅡ和ModelSim。VerilogHDL是一种硬件描述语言，它采用类似于高级语言程序代码的方式描述硬件电路的结构和工作过程。ModelSim能对各类逻辑设计中的各种信号和存储单元之间的逻辑和时序关系进行精确仿真，它对各种设计文件的编译速度甚至超过了诸如QuartusⅡ这样的原厂开发软件，而且能识别全系列器件，通用性好，可扩展性强。FPGA开发板是FPGA设计中的硬件平台，它与QuartusⅡ软件配合，共同组成一个逻辑设计开发的综合环境。SignalTapⅡ称为嵌入式逻辑分析仪，是QuartusⅡ软件自带的一个功能。SignalTapⅡ只是一个内嵌功能，只需要通过相对简单的设置，由QuartusⅡ软件下载到FPGA芯片内部后，它会自动捕获设计者需要观测的信号，并通过下载电缆将捕获的信号回传到QuartusⅡ软件，在专门的窗口中显示。之后我们做了宽带传输实验，通过实验，我们掌握了交换机之间的连接，数据的传输原理，了解VLAN的知识，学会了在MA530上配置VLAN的方法，实现了2台终端计算机的互通。我们还做了光传输实验。我们先在电脑上用软件进行模拟连接，然后连接optix255/622,用软件控制硬件，实现硬件的物理连接，最后用误码仪测试两台交换机之间的连接。通过这个实验，我们了解了SDH传输的基本概念、架构和技术性能，了解了Optix155/622型光传输交换机的结构和性能，学习了点对点组网的连接方式，学习了点对点组网的电话业务和数据业务的配置方法。课程设计一直贯穿这些天的校内实习，我们校内实习选的课题是CDMA仿真，具体要求是扩频码可考虑用m序列，通过仿真分析其抗干扰的能力；对于不同信道条件下（加性高斯信道及瑞利衰落信道）及干扰（正弦干扰和多径干扰）下系统的误码率性能进行分析。课题设计第一天学长先给我们讲解了课题要求，然后给我们关于这个课题的参考资料。之后的这些天我们自助查阅资料，明确了所有具体要求，遇到不懂的问题，我们集体探讨，终于按期完成了代码的编写，实现了所有模块的功能。刚开始写个课题的时候，学长说我们这个课题是最难的，我们选同一个课题的同学可以相互讨论，但要自主完成课程设计。这次课程设计与以往不同的是，我们不再是几人一组，而是单人一组，这对我们的要求就更高了，我们既要有不懂就问团结互助的精神，更要有自己动手丰衣足食的自觉性。这次课程设计使我们自主解决问题的能力有所提高。我从这次暑期实习中收获了很多：一．通过实践，巩固了所学知识，提高了动手能力。二．提前进入工作环境，为将来的就业提供了宝贵经验。三．遇到问题时，我们相互沟通，互帮互助，提高了团队协作能力。四．自主解决问题的能力有了很大提高。总之，这次实习我们受益匪浅，为将来步入社会进入工作提供了宝贵经验，同时这次实习的精神