(word完整版)计算机组成原理-CPU设计实验报告.doc

(word完整版)计算机组成原理-CPU设计实验报告
(word完整版)计算机组成原理-CPU设计实验报告

教育资料
(word完整版)计算机组成原理-CPU设计实验报告

课程设计报告

课程设计名称：计算机组成原理课程设计
课程设计题目：设计CPU

院(系）：
专业：
班级:
学号:
姓名:
指导教师：
完成日期：2016。6。26
教育资料

目录

TOC\o"1—3”\h\uHYPERLINK\l_Toc21019总体设计方案 PAGEREF_Toc210193
HYPERLINK\l_Toc254681。1实验目的 PAGEREF_Toc254683
HYPERLINK\l_Toc51941。2实验内容 PAGEREF_Toc51943
HYPERLINK\l_Toc22361.3实验仪器及元件 PAGEREF_Toc22363
HYPERLINK\l_Toc13765详细设计方案 PAGEREF_Toc137653
HYPERLINK\l_Toc293732.1实验原理及电路图 PAGEREF_Toc293733
HYPERLINK\l_Toc15472.2实验过程及结果记录 PAGEREF_Toc15475
HYPERLINK\l_Toc271792。3实验结果分析 PAGEREF_Toc271797
HYPERLINK\l_Toc11679总结 PAGEREF_Toc116797
HYPERLINK\l_Toc302013。1思考 PAGEREF_Toc302017
HYPERLINK\l_Toc323103。2收获感想 PAGEREF_Toc323107


总体设计方案
1.1实验目的
在maxplus设计取数据、存数据、加指令的CPU程序

1.2实验内容
要求实现机器指令要求实现指令：LD（取数）,ST（存数）,ADD（算术加法）；利用maxplus对于设计的微指令集用电路图进行实现，并分析结果是否正确,
1。3实验仪器及元件
MAX+plusⅡ系统和其运行环境
详细设计方案

2.1实验原理及电路图
全加器是用门电路实现两个二进制数相加并求出和的组成和电路的数字电路.除本位两个数相加外,还要加上从低位来的进位数.被加数Ai加数Bi从低位向本位进位Ci-1作为电路的输入，全加和Si与向高位的进位Ci作为电路的输出。能实现全加运算功能的电路称为全加电路

寄存器是CPU的组成部分，寄存器是有限存储容量的高速存储部件,它们可用来暂存指令、数据和地址.在CPU的控制部件中，包含的寄存器有指令寄存器（IR）和程序计数器（PC）。在CPU的算术及逻辑部件中，包含的寄存器有累加器（ACC）

计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲个数进行计数，以实现测量、计数、和控制的功能,同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛，如在电子计算机的控制器中对指令地址进行计数，以便顺序取出下一条指令，在运算器中作乘法、除法运算时记下加法、减法次数，又如在数字仪器中对脉冲的计数等等

微指令电路图由一个74183四位全加器，12个74373M寄存器，一个7474计数器，4个控制加减法的异或门组成.b0、b1、b2、b3为四位被减数由低到高的四个输入端，a0、a1、a2、a3为减数的四个输入端,s0、s1、s2、s3为四个输出端。m为加减法控制端，分别与减数的四个输入端进行异或操作并分别输入到四个全加器的输入端A，k为计数器的时钟输入端。
四位被减数输入端的四个寄存器的存数据控制端G端连接到计数器的Q1输出端，四位减数输入端的四个寄存器的存数据控制端G和四位差的输出端的四个寄存器的村数据控制端G串联连接到计数器的Q2端口。寄存器的OEN端均接地。

2。2实验过程及结果记录
（按实验步骤和实验要求提供相应的实验数据及实验波形）
开始
设计程序指令集
设计取数，存数，算数加法
画出电路图
Maxplus进行仿真
结束
编译
建立工程
按照系统分析中得到的指令集，在maxplus实验软件中新建指令系统，生成.gdf文件。在maxplus实验软件中新建。gdf文件,画出电路图,进行“Compiler”编译

2。3实验结果分析
本次实验一共涉及四位二进制加法器，寄存器，计数器，微指令集电路设计，其过程并没有想象之中的那么容易。其中全加器是用