您所在位置: 网站首页 / fpga跨时钟域设计.ppt / 文档详情
fpga跨时钟域设计.ppt 立即下载
2024-11-20
约396字
约54页
0
1.2MB
举报 版权申诉
预览加载中,请您耐心等待几秒...

fpga跨时钟域设计.ppt

fpga跨时钟域设计.ppt

预览

免费试读已结束,剩余 49 页请下载文档后查看

8 金币

下载文档

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

FPGA跨时钟域设计--Multi-AsynchronousClockDesignofFPGA主要内容为什么讨论多时钟域设计亚稳态什么是亚稳态亚稳态最终收敛于0或1或者振荡引起亚稳态的原因从tsu,th和tco的角度看亚稳态亚稳态对系统可靠性的危害如何评估其危害-MTBFMTBFMTBF计算一个例子如何减少亚稳态的风险同步化技术同步器(two-stageofflip-flops)同步器分类基本同步器-电平同步器边沿检测同步器-慢时钟域到快时钟域脉冲同步器-快时钟域到慢时钟域同步器设计推荐的做法使用同步器需要注意的问题同步器寄存器之间的不能有组合逻辑快时钟域到慢时钟域多位控制信号跨时钟域总线信号跨时钟域保持寄存器和握手保持寄存器和握手FIFOFIFO写满和读空标志的产生异步FIFO设计1.BinaryCode结合保持握手2.GrayCode结合同步器空满标志的产生跨时钟域处理实例总结
查看更多
单篇购买
VIP会员(1亿+VIP文档免费下)

扫码即表示接受《下载须知》

fpga跨时钟域设计

文档大小:1.2MB

限时特价:扫码查看

• 请登录后再进行扫码购买
• 使用微信/支付宝扫码注册及付费下载,详阅 用户协议 隐私政策
• 如已在其他页面进行付款,请刷新当前页面重试
• 付费购买成功后,此文档可永久免费下载
全场最划算
12个月
199.0
¥360.0
限时特惠
3个月
69.9
¥90.0
新人专享
1个月
19.9
¥30.0
24个月
398.0
¥720.0
6个月会员
139.9
¥180.0

6亿VIP文档任选,共次下载特权。

已优惠

微信/支付宝扫码完成支付,可开具发票

VIP尽享专属权益

VIP文档免费下载

赠送VIP文档免费下载次数

阅读免打扰

去除文档详情页间广告

专属身份标识

尊贵的VIP专属身份标识

高级客服

一对一高级客服服务

多端互通

电脑端/手机端权益通用