单片机GP的其他功能模块.ppt

12.1CONFIG寄存器（2）CONFIG1CONFIG1的地址是：$001F，定义为：12.2时钟发生模块CGM与锁相环PLL（1）锁相技术与频率合成技术（2）锁相环频率合成器的基本原理锁相环频率合成器的各个部件（1）CGM内部结构框图CGM内部结构（2）CGM的I/O信号（3）CGM的外部连接12.2.3CGM的编程基础《嵌入式应用技术基础教程》课件（2）PLL带宽控制寄存器（PLLBandwidthControlRegister－PBWC）
PCTL的地址：$0036，定义为：12.2.3CGM的编程基础12.2.3CGM的编程基础12.2.3CGM的编程基础（1）PLL参数计算
①选择希望的总线频率fBUSDES
②计算希望得到的压控振荡器VCO频率（是总线频率的4倍）：fVCLKDES=4×fBUSDES
③选择PLL参考时钟频率fRCLK及参考时钟的分频因子R。
④计算压控振荡器VCO分频因子：N=(R×fVCLKDES)/fRCLK，四舍五入取整。
⑤求预分频器分频因子P。
⑥计算检验压控振荡器VCO的输出频率：fVCLK=(2P×N/R)/fRCLK，fBUS=fVCLK/4。⑦选择压控振荡器VCO的E：若fVCLK<9.8304×106，E=0。
若9.8304×106≤fVCLK<19.6608×106，E=1。
若19.6608×106≤fVCLK<39.3216×106，E=2。
⑧选择压控振荡器VCO的L:L=fVCLK/(2E×fNOM)，四舍五入取整，其中fNOM=38400H
⑨计算检验压控振荡器VCO的中心频率fVRS。中心频率是PLL模块能够达到的最大与最小频率的中点:fVRS=（L×2E）×fNOM，|fVRS-fVCLK|≤(fNOM×2E)/2
⑩通过比较fVCLK、fVRS、fVCLKDES验证P、R、N、E和L。fVCLK必须处于fVCLKDES的噪声容限内，且fVRS必须尽量接近fVCLK。超过推荐的最大总线频率或VCO频率，可能损坏MCU。①禁止PLL：清零PLL控制寄存器PCTL
②将P、E写入PCTL
③将N写入PMSH、PMSL
④将L写入PVRS
⑤将R写入PRDS
⑥置PCTL.PLLON=1，启动PLL电路并激活VCO时钟CGMVCLK
⑦置PBWC.AUTO=1(即:自动带宽控制位),自动方式
⑧置PCTL.BCS=1，选择PLL为时钟源，CGMOUT=CGMVCLK/2（1）汇编语言
;[PLL编程]
CLRPCTL;①禁止PLL：清零PLL控制寄存器PCTL
MOV#$01,PCTL;②将P、E写入PCTL
MOV#$01,PMSH;③将N写入PMSH、PMSL
MOV#$2C,PMSL
MOV#$80,PMRS;④将L写入PMRS
MOV#$01,PRDS;⑤将R写入PRDS
BSET5,PCTL;⑥置PCTL.PLLON=1，启动PLL电路
BSET7,PBWC;⑦PBWC自动带宽控制位=1
BSET4,PCTL;⑧PCTL.BCS=1
（2）08C语言
PCTL=0x00;//①禁止PLL：清零PLL控制寄存器PCTL
PCTL=0x01;//②将P、E写入PCTL,置VCO的参考频率为2
PMSH=0x01;//③将N写入PMSH、PMSL,置VCO的倍频因子为$12C
PMSL=0x2C;
PMRS=0b10000000;//④将L写入PMRS,置VCO的输出频率范围系
//数为$80
RDS=0x01;//⑤将R写入PRDS
PCTL|=1<<5;//⑥置PCTL.PLLON=1，启动PLL电路
PBWC|=1<<7;//⑦PBWC自动带宽控制位=1,选择自动控制方式
PCTL|=1<<4;//⑧PCTL.BCS=1,选择PLL电路为时钟源
12.3中断（2）中断的过程
①CPU内的寄存器PCL、PCH、X、A、CCR依次进栈（注意H未被保护，这是为了与HC05系列MCU兼容，所以必要时，H应由用户中断服务程序保护）；
②自动关总中断（即相当于自动执行SEI指令），防止其他中断进入；
③从相应的中断向量地址取出中断向量（即中断服务程序的入口地址）送给PC；
④执行中断服务程序，直到执行中断返回指令RTI。RTI指令从堆栈中依次弹出CCR、A、X、PCH、PCL，使CPU返回原来中断处继续执行；
⑤若中断过程也允许响应新的中断，可在中断服务程序中用CLI指令开放中断。一般不建议这样做，可用其他编程技巧处理相关问题。12.3.2IRQ＃引脚中断断点模块（breakmodule，BRK）可以在设定的地址处产生一个中断，该中断称为断点中断（Breakinterrupt），它使CPU中止当前程序的执行而进入断点中断服务程序。
断点中断可由下述2种方式引起：