单片机外围模块.ppt

§4-1并行口及其应用3§4-1-1P0口2．地址/数据分时复用功能

当P0口作为地址/数据分时复用总线时，可分为两种情况：一种是从P0口输出地址或数据，另一种是从P0口输入数据。
在访问片外存储器而需从P0口输出地址或数据信号时，控制信号应为高电平“1”，使转换开关MUX把反相器4的输出端与V1接通，同时把与门3打开。
1)当地址或数据为“1”时，经反相器4使V1截止，而经与门3使V2导通，P0.x引脚上出现相应的高电平“1”；
2)当地址或数据为"0"时，经反相器4使V1导通而V2截止，引脚上出现相应的低电平"0"。这样就将地址/数据的信号输出。3．通用I/O接口功能
当P0口作为通用I/O口使用，在CPU向端口输出数据时，对应的控制信号为0，转换开关把输出级与锁存器Q端接通，同时因与门3输出为0使V2截止，此时，输出级是漏极开路电路。当写脉冲加在锁存器时钟端CLK上时，与内部总线相连的D端数据取反后出现在Q端，又经输出V1反相，在P0引脚上出现的数据正好是内部总线的数据。当要从P0口输入数据时，引脚信息仍经输入缓冲器进入内部总线。
§4-1-2P1口（准双向口）①P1.0、P1.1为多功能双向口，P1.2~P1.7为单一功能准双向口。②P1口的第一功能是准双向口，每一位可分别定义为输入线或输出线。③输出驱动部分由场效应管V1与内部上拉电阻组成。当其某位输出高电平时，可以提供上拉电流负载。④P1的某一位作为输入线时，该位的口锁存器必须保持“1”。使输出场效应管截止。该引脚才可由内部拉高电路拉成高电平，或由外部电路拉成低电平。⑤P1口具有驱动4个LSTTL负载的能力。§4-1-3P2口（准双向口）当作为准双向通用I/O口使用时：
控制信号使转换开关接向左侧，锁存器Q端经反相器3接V1，其工作原理与P1相同，也具有输入、输出、端口操作三种工作方式，负载能力也与P1相同。§4-1-4P3口（准双向口）2做第二功能使用：
某位做第二功能使用该位D锁存器Q应被硬件自动置“1”。
P3.0RXDP3.5T1
P3.1TXD(出)P3.6WR(出)
P3.2INT0P3.7RD(出)
P3.3INT1
P3.4T0I/O端口的操作方式：
（1）输出数据方式：CPU通过一条数据传送指令就可以把输出数据写入P0～P3的端口锁存器，然后通过输出驱动器送到端口引脚线。例如，下面的指令均可在P0口输出数据。
MOVP0,A
ANLP0,#data
ORLP0,A
（2）读端口数据方式：CPU读入的这个数据并非端口引脚线上的数据。读端口数据可以直接读端口。例如，下面的指令均可以从P1口输入数据。
MOVA,P1
MOV20H,P1
MOVR0,P1
MOV@R0,P1（3）读端口引脚方式：读端口引脚方式可以从端口引脚上读入信息。在这种方式下，CPU首先必须使欲读端口引脚所对应的锁存器置1，然后才能读端口引脚。因此，用户在读引脚时必须先置位锁存器后读，连续使用两条指令。例如，下面的程序可以读P1引脚上的低4位信号。
MOVP1,#0FH;置位P1引脚的低4位
MOVA,P1;读P1引脚上的低4位信号送累加器A§4-1-5并行口的应用§4-2定时器及其应用§4-2-1定时器的结构和工作原理3用作定时器时，每经过一个机器周期，计数器自动加1，直到计数溢出；用作计数器时，外部时钟脉冲加在定时器的外输入端T0(P3.4)或T1(P3.5)，每出现一次负跳变，计数器加1。
4两个模拟开关，左边决定定时/计数器的工作状态，右边决定脉冲源是否加在计数器的输入端。
516位的计数器由两个8位SFRTH和TL组成。
6定时器工作不占用CPU时间，除非定时器/计数器溢出，才能中断CPU的当前操作。§4-2-2定时器/计数器T0和T1①GATE——门控位
“1”：定时器的计数受外部引脚输入电平的控制
“0”：定时器的计数不受外部引脚输入电平的控制
②C/T——功能选择位
“1”：计数功能“0”：定时功能
③M1M0——工作方式选择位
二控制寄存器TCON(88H)
1既可字节寻址又可位寻址。复位时，TCON各位为0
例：SETBTR1；启动定时器T1工作
熟悉各位功能
D7D6D5D4D3D2D1D0

TF1——定时器/计数器T1的溢出标志位
TR1——定时器/计数器T1的运行控制位
TF0——定时器/计数器T0的溢出标志位
TR0——定时器/计数器T0的运行控制位
IE1——外部中断1下降沿触发标志位
IE0——外部中断0下降沿触发标志位
IT1——外部中断1触发类型选择位
IT0——外部中断0触发类型选择位三定时器/计数器的初始化
初始化即将控制字写入定时器/计数器的过程。初始化一般步骤：
1写入初值TH0、TL0或TH1、TL1
2对TMOD赋值
3对IE赋值（