时序逻辑电路讲解.ppt

第六章时序逻辑电路一、分析时序逻辑电路的一般步骤
1．由逻辑图写出下列各逻辑方程式：
（1）各触发器的时钟方程。
（2）时序电路的输出方程。
（3）各触发器的驱动方程。
2．将驱动方程代入相应触发器的特性方程，求得时序逻辑电路的状态方程。
3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。
4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。
二、同步时序逻辑电路的分析举例（3）写出JK触发器的特性方程，然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：①当X=1时：触发器的次态方程简化为：根据状态表或状态图，可画出在CP脉冲作用下电路的时序图。（6）逻辑功能分析：CP1=Q0（当FF0的Q0由0→1时，Q1才可能改变状态。）②输出方程：（4）作状态转换图、时序图。计数器——用以统计输入脉冲CP个数的电路。一、二进制计数器用“观察法”作出该电路的时序波形图和状态图。（2）二进制异步减法计数器二进制异步减法计数器的时序波形图和状态图。2．二进制同步计数器分析状态图可见：
FF0：每来一个CP，向相反的状态翻转一次。所以选J0=K0=1。
（2）二进制同步减法计数器当控制信号X=1时，FF1～FF3中的各J、K端分别与低位各触发器的Q端相连，作加法计数。3．集成二进制计数器举例①异步清零。（2）4位二进制同步可逆计数器74191二、非二进制计数器1．8421BCD码同步十进制加法计数器然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：
（3）作状态转换表。（4）作状态图及时序图。

（5）检查电路能否自启动2．8421BCD码异步十进制加法计数器②各触发器的驱动方程：（2）将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程：
（3）作状态转换表。3．集成十进制计数器举例（2）二—五—十进制异步加法计数器74290
74290的功能：三、集成计数器的应用（2）异步级联
例：用两片74191采用异步级联方式构成8位二进制异步可逆计数器。（3）用计数器的输出端作进位/借位端2．组成任意进制计数器（2）同步清零法（3）异步预置数法（4）同步预置数法例6.3.1用74160组成48进制计数器。3．组成分频器4．组成序列信号发生器例6.3.3试用计数器74161和数据选择器设计一个01100011序列发生器。5．组成脉冲分配器6.4数码寄存器与移位寄存器74LS175的功能:二、移位寄存器设移位寄存器的初始状态为0000，串行输入数码DI=1101，从高位到低位依次输入。其状态表如下：右移寄存器的时序图：（2）左移寄存器当S=1时，D0=DSR、D1=Q0、D2=Q1、D3=Q2，实现右移操作；三、集成移位寄存器7419474194的功能表：四、移位寄存器构成的移位型计数器2．扭环形计数器6.5同步时序逻辑电路的设计方法2．同步计数器的设计举例（3）选择触发器。选用JK触发器。根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图：再画出输出卡诺图利用逻辑分析的方法画出电路完整的状态图。3．一般时序逻辑电路的设计举例（3）状态化简。
观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图:（4）状态分配。
该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的三个代码表示。本例取S0=00、S1=01、S2=11。（6）求出状态方程、驱动方程和输出方程。根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图：（7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。二、异步时序逻辑电路的设计方法（2）选择触发器。本例选用下降沿触发的JK触发器。（4）求各触发器的驱动方程和进位输出方程。再画出输出卡诺图，
得电路的输出方程：（5）画逻辑图。用逻辑分析的方法画出电路完整的状态图：本章小结