多功能数字钟（5篇）.docx

多功能数字钟（5篇）

第一篇：多功能数字钟课程设计任务书学生姓名：专业班级：指导教师：工作单位：题目:多功能数字钟的设计与实现初始条件：本设计既可以使用集成译码器、计数器、定时器、脉冲发生器和必要的门电路等，也可以使用单片机系统构建多功能数字钟。用数码管显示时间计数值。要求完成的主要任务:（包括课程设计工作量及技术要求，以及说明书撰写等具体要求）1、课程设计工作量：1周。2、技术要求：1）设计一个数字钟。要求用六位数码管显示时间，格式为00：00：00。2）具有60进制和24进制（或12进制）计数功能，秒、分为60进制计数，时为24进制（或12进制）计数。3）有译码、七段数码显示功能，能显示时、分、秒计时的结果。4）设计提供连续触发脉冲的脉冲信号发生器，5）具有校时单元、闹钟单元和整点报时单元。6）确定设计方案，按功能模块的划分选择元、器件和中小规模集成电路，设计分电路，画出总体电路原理图，阐述基本原理。3、查阅至少5篇参考文献。按《******大学课程设计工作规范》要求撰写设计报告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：1、年月2、年月日，方案选择和电路设计。3、年月日，电路调试和设计说明书撰写。4、年月指导教师签名：年月日系主任（或责任教师）签名：年月日第二篇：多功能数字钟课程设计多功能数字钟朱安烟（安阳师范学院物电学院,河南安阳455002）摘要：时钟相比具有更高的准确性和直观性因此得到了更加广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中本设计采用六位LED24小时计时方式根据数码管动态显示原理来进行显示。用晶振产生振荡脉加以分频得到所需的钟表秒脉冲,利用纯数字电路，实现数字电子时钟功能,时间重置功能。此次数字钟的理图设计，PCB图的制作主要是基于altiumdesigner软件，利用proteus7.7软件进行仿真，最终本设计实现24小时的时钟计时、时间重置功能。关键词：LED数码管时序电路逻辑电路时钟校时引言仅向。方案论证：2.1方案一由于是数字钟的设计，可以用单片机AT89C51来实现计数功能，相对于纯数字电路来讲它具有功耗低、体积小、使用方便等优点。但在大二下半学期初期，对单片机方面的内容知识还不够完善，加上用单片机为核心来做数字钟还需做编程，对自身来说又是一难点。不过此法可以待以后，学习知识完善后再考虑。2.2方案二继而考虑到用原先学过的纯数字电路来做，以74Ls160来做为计数的芯片，用六片分别实现数字钟的小时、分、秒、的计数，并用晶振加以分频产生数字钟所需的秒脉冲。从以上两种方案，很容易看出，采用方案二，用此法做即可以复习回顾早期学习的数电模电知识，又避免了单片机知识不足的问题，故用此法。结果与讨论3.1.1数字钟主要计数芯片为74ls160其引脚图如下：这种同步可预置十进计数器是由四个D型触发器和若干个门电路构成，内部有超前进位，具有计数、置数、禁止、直接（异步）清零等功能。对所有触发器同时加上时钟，使得当计数使能输入和内部门发出指令时输出变化彼此协调一致而实现同步工作。这种工作方式消除了非同步（脉冲时钟）计数器中常有的输出计数尖峰。缓冲时钟输入将在时钟输入上升沿触发四个触发器。这种计数器是可全编程的，即输出可预置到任何电平。当预置是同步时，在置数输入上将建立一低电平，禁止计数，并在下一个时钟之后不管使能输入是何电平，输出都与建立数据一致。清除是异步的（直接清零），不管时钟输入、置数输入、使能输入为何电平，清除输入端的低电平把所有四个触发器的输出直接置为低电平。超前进位电路无须另加门，即可级联出n位同步应用的计数器。它是借助于两个计数使能输入和一个动态进位输出来实现的。两个计数使能输入（ENP和ENT）计数时必须是高电平，且输入ENT必须正反馈，以便使能动态进位输出。因而被使能的动态进位输出将产生一个高电平输出脉冲，其宽度近似等于QA输出高电平。此高电平溢出进位脉冲可用来使能其后的各个串联级。使能ENP和ENT输入的跳变不受时钟输入的影响。电路有全独立的时钟电路。改变工作模式的控制输入（使能ENP、ENT或清零）纵使发生变化，直到时钟发生为止，都没有什么影响。计数器的功能（不管使能、不使能、置数或计数）完全由稳态建立时间和保持时间所要求的条件来决定。管脚说明：CLR:清零复位端当输入为低电平时有效CLK：时钟信号接收端A~D:读入QA~QD:输出ENT、ENP置一时芯片正常工作LOAD:置数端RCO：信号输出端GND：接地Vcc：接高工作方式：3.1.27段LED数码管3.1.332.768KHZ晶振32.768KHZ是一个标准的频率，晶振频率的应用主要有以下几个方面的参数：尺寸、负载电容、频率偏差、应用范围。按尺寸外形来分主要分为插件和贴片的；插件的主要有2*6、3*8、49s等，