CN2023113503351全局斩波的Sigma-Delta ADC电路及方法.pdf

(19)国家知识产权局

(12)发明专利申请

(10)申请公布号CN117459068A
(43)申请公布日2024.01.26
(21)申请号202311350335.1
(22)申请日2023.10.18

(71)申请人无锡芯加集成电路有限公司
地址214000江苏省无锡市惠山区洛社镇
人民南路128号天奇城47-803
(72)发明人戚祎赵海赵健杨佳薛中
(74)专利代理机构无锡华源专利商标事务所
(普通合伙)32228
专利代理师冯智文
(51)Int.Cl.
H03M3/00(2006.01)

权利要求书2页说明书9页附图3页
(54)发明名称
全局斩波的Sigma-DeltaADC电路及方法
(57)摘要
本发明涉及一种全局斩波的Sigma‑Delta
ADC电路及方法。按照本发明提供的技术方案，所
述全局斩波的Sigma‑DeltaADC电路，所述
Sigma‑DeltaADC电路包括：ADC电路本体，用于
模数转换，包括ADC主体电路以及用于提供所述
ADC主体电路工作电源的电源生成电路；斩波调
制电路单元，用于对电源生成电路、ADC主体电路
内的PGIA电路以及所述ADC主体电路内的二阶
SigmaDelta调制器进行斩波调制，其中，在斩波
调制时，基于ADC主体电路的积分采样时钟信号，
斩波调制电路单元对电源生成电路、PGIA电路以
及二阶SigmaDelta调制器同步进行斩波调制。
本发明能有效降低直流失调以及1/f噪声，提高
转换精度。
CN117459068A
CN117459068A权利要求书1/2页

1.一种全局斩波的Sigma‑DeltaADC电路，其特征是，所述Sigma‑DeltaADC电路包括：
ADC电路本体，用于模数转换，包括ADC主体电路以及用于提供所述ADC主体电路工作电
源的电源生成电路；
斩波调制电路单元，用于对电源生成电路、ADC主体电路内的PGIA电路以及所述ADC主
体电路内的二阶SigmaDelta调制器进行斩波调制，其中，
在斩波调制时，基于ADC主体电路的积分采样时钟信号，斩波调制电路单元对电源生成
电路、PGIA电路以及二阶SigmaDelta调制器同步进行斩波调制。
2.根据权利要求1所述的全局斩波的Sigma‑DeltaADC电路，其特征是：斩波调制电路
单元对电源生成电路、PGIA电路以及二阶SigmaDelta调制器的斩波调制相互独立，其中，
对积分采样时钟信号分频，以基于分频形成的时钟信号配置生成电源生成电路、PGIA
电路以及二阶SigmaDelta调制器相应的斩波调制频率；
基于积分采样时钟信号，配置生成电源生成电路、PGIA电路以及二阶SigmaDelta调制
器相应的斩波调制相位，以使得斩波调制相位位于非积分的最后时刻和/或采样的最后时
刻。
3.根据权利要求2所述的全局斩波的Sigma‑DeltaADC电路，其特征是：所述斩波调制
电路单元包括用于对电源生成电路进行斩波调制的电源生成斩波调制电路、用于对PGIA电
路进行斩波调制的PGIA斩波调制电路以及用于对二阶SigmaDelta调制器进行斩波调制的
调制器斩波调制电路，其中，
电源生成斩波调制电路、PGIA斩波调制电路以及调制器斩波调制电路间相互独立；
在斩波调制时，电源生成斩波调制电路、PGIA斩波调制电路以及调制器斩波调制电路
同步处于工作状态，以同步对电源生成电路、PGIA电路以及二阶SigmaDelta调制器进行斩
波调制。
4.根据权利要求3所述的全局斩波的Sigma‑DeltaADC电路，其特征是：电源生成电路
包括依次连接的带隙基准电路、陷波滤波器以及低压差线性稳压器，其中，
电源生成电路通过低压差线性稳压器提供ADC主体电路所需的工作电源；
电源生成斩波调制电路对带隙基准电路进行斩波调制。
5.根据权利要求4所述的全局斩波的Sigma‑DeltaADC电路，其特征是：所述电源生成
斩波调制电路包括斩波调制单元、斩波解调单元、第二级运算放大单元以及斩波调制滤波
器，其中，
斩波调制单元、斩波解调单元受两相不交叠的时钟CLK1以及时钟CLK2控制，时钟CLK1、
时钟CLK2为对积分采样时钟信号分频生成；
对带隙基准电路斩波调制时，斩波调制单元对带隙基准电路内运算放大器的差分输入
进行斩波调制，斩波调制后的信号经带隙基准电路内的运算放大器进行放大，并经斩波解
调单元进行解调；
斩波解调单元通过第二级运算放大单元与斩波调制滤波器适配连接，并通过斩波调制
滤波器与陷波滤波器适配连接。
6.根据权利要求5所述的全局斩波的Sigma‑DeltaADC电路，其特征是：所述斩波解调
单元包括解调第一传输门以及解调第二传输门，其中，
解调第一传输门、解调第二传输门相应的第一