VHDL实验报告.doc

专用集成电路实验报告
1305０Ｚ01
1305０242３7
刘德文实验一开发平台软件安装与认知实验
实验内容
1、本实验以三线八线译码器(LＳ741３８)为例,在XilinxIＳE9、2软件平台上完成设计电路得VHDL文本输入、语法检查、编译、仿真、管脚分配与编程下载等操作。下载芯片选择Xilｉnｘ公司得CooｌＲunnｅrＩI系列XC2Ｃ25６-７PＱ208作为目标仿真芯片、
２、用１中所设计得得三线八线译码器(LS７4１38)生成一个LS7４138元件,在XｉlinxIＳE９。2软件原理图设计平台上完成LS74138元件得调用,用原理图得方法设计三线八线译码器(LS74138),实现编译,仿真,管脚分配与编程下载等操作。
源程序:
librａｒｙIEEＥ;
useIEEＥ。ＳTD_LOGIC_1164.AＬL;
useIＥEE。STD_LOGＩC_ＡＲITH。ALＬ;
usｅＩEＥE。ＳTＤ_LＯGＩC_UNSIＧNED、AＬL;
－—Unmentthefollｏwｉｎglinestousethedｅcｌarａtionstｈａtａｒe
--ｐrｏviｄｅdfｏrinｓtａｎtiatinｇXilｉnxprimｉtｉvｅponｅnts、
－－ｌｉbrａryUNIＳIM;
－－usｅUNISIM.Vponents。all;
entｉｔylｓ74138is
Pｏrt(g1:inｓtd＿logiｃ;
g2:ｉnstd_loｇｉｃ;
ｉnp:insｔd_loｇｉｃ＿vｅｃtｏr(2ｄｏwｎto0);
y:outstｄ_lｏgｉc_vector(７doｗntｏ0));
endｌs74138;
arcｈｉｔeｃtureBeｈaviｏraｌofls7413８ｉs
bｅgin
process(ｇ1,g2,inp)
bｅgｉn
if((g1anｄｇ2)=＇1’)tｈen
ﻩcaseinpiｓ
ｗhen”00０"=＞y＜＝＂00０000０１";
ﻩｗｈｅn＂００1”=〉y〈＝＂0０00001０”;
wｈen”010"＝＞y<＝”0０00０1０0”;
ﻩｗhen”0１１”=>y<＝”0００01000＂;
ﻩｗheｎ"１0０"=>y〈＝”０0０1000０”;
ﻩwhen＂10１”=>y〈＝”00１00000”;
when"１10”＝>y＜=＂０１000000";
ﻩwhen"111"=>y<=＂1０00000０";
ﻩwhenothers=>ｙ＜＝"";
ﻩ eｎdcａｓe;
ｅlsｅ
ﻩﻩy<="";
endif;
ｅndｐroｃeｓs;
enｄBｅhaviｏrａｌ;
波形文件:

生成元器件及连接电路

思考:
有程序可以瞧出,定义了三个输入端,一个输出端、g1,g2为使能输入端,当全为一时,开始执行宽度为三得输入ｉnｐ,并听过程序实现三八译码器得功能、通过实验,分别用了原理图与ｖhdl语言两种方式进行调试。两种方法各有优缺点。对于原理图而言,可以清晰直观得瞧出电路各部分得构造,但却只能在原有得基础上进行链接而无法随意修改元器件功能;ｖhdｌ语言则可以按照实际得需求进行编写程序,从而可以实现开发者想要实现得功能。
实验二组合逻辑电路得VHDL语言实现
实验内容:
1.用VＨDL语言实现优先编码器得设计并实现功能仿真
2.用ＶHＤL语言实现四选一选择器得设计并实现功能仿真。
1、优先编码器源程序
LIBRARYIEEE;
ＵＳEIEＥE。SＴD_LＯGＩC_1164。ＡLL;
EＮＴITYｐrioriｔｙeｎcodｅｒＩS
PＯＲT(iｎput:IＮSTＤ_LOGIC_ＶECＴOR(7DOＷNＴO0);
ｙ:OＵTSTＤ_LOGIC_VEＣTOR(2DOWNTO0));
ENＤpｒｉoriｔyeｎcoｄer;
ＡＲCHIＴECTURＥｒtlOＦpｒｉorityencｏderIS
BEGIN
PROCESＳ(iｎｐuｔ)
BEＧＩN
IＦ(iｎpuｔ(0)=’０')ＴHEＮ
y<=＂111";
EＬSIＦ(ｉnｐut(1)=’0')THEN
ｙ<="１10";
ELＳIF(ｉnput(２)=’0')ＴHEN
y＜=”101”;
EＬSIF(inｐut(3)=’０')THEN
y<="1００”;
ELＳIF(ｉnput(４)=＇０')THＥN
ｙ〈="011＂;
ＥLSIF(ｉnput(5)=’0’)THEN
y<=”010＂;
ELSIF(ｉnｐｕt(６)=＇０’)ＴＨEN
y〈=”00１”;
ELSE
y〈＝"00０";
EＮＤＩF;
ENDＰＲOCESS;
EＮDrtl;
波形图

原理图:

四选一选择器源程序:
ＬIＢRAＲYIEＥE;
USEIＥEＥ.SＴＤ_LOGIＣ_1１64、AＬL;
ENTＩTYmux4IS