专题七：静态扫描电路设计-豆柴文库

您所在位置：网站首页 / 专题七：静态扫描电路设计.ppt / 文档详情

免费试读已结束，剩余 28 页请下载文档后查看

12 金币

下载文档

/ 33

下载提示

如果您无法下载资料，请参考说明：

1、部分资料下载需要金币，请确保您的账户上有足够的金币

2、已购买过的文档，再次下载不重复扣费

3、资料包下载后请先用软件解压，在使用对应软件打开

文本预览

作业：节日彩灯控制器专题七：七段显示器动态扫描电路设计设计要求：呵戈慨锐俊溉岿坝饮受娟凭兼贫亲柠筒抄厩炉躺统矫酋辙揪铬赏阳棉桥红专题七：动态扫描电路设计专题七：动态扫描电路设计一、七段显示器动态扫描电路设计框图二、存储器设计（8位8字节静态随机存储器SRAM）ARCHITECTUREaOFMEMO_RD_WRIS
SIGNALQ0,Q1,Q2,Q3:STD_LOGIC_VECTOR(7DOWNTO0);
SIGNALQ4,Q5,Q6,Q7:STD_LOGIC_VECTOR(7DOWNTO0);
BEGIN
PROCESS(WR,A)
BEGIN
IFWR='1'THEN
CASEAIS
WHEN"000"=>Q0<=D;WHEN"001"=>Q1<=D;
WHEN"010"=>Q2<=D;WHEN"011"=>Q3<=D;
WHEN"100"=>Q4<=D;WHEN"101"=>Q5<=D;
WHEN"110"=>Q6<=D;WHEN"111"=>Q7<=D;
WHENOTHERS=>NULL;
ENDCASE;
ENDIF;
ENDPROCESS;
PROCESS(RD,B)
BEGIN
IFRD='1'THEN
CASEBIS
WHEN"000"=>Q<=Q0;WHEN"001"=>Q<=Q1;
WHEN"010"=>Q<=Q2;WHEN"011"=>Q<=Q3;
WHEN"100"=>Q<=Q4;WHEN"101"=>Q<=Q5;
WHEN"110"=>Q<=Q6;WHEN"111"=>Q<=Q7;
WHENOTHERS=>NULL;
ENDCASE;
ENDIF;
ENDPROCESS;
ENDa;
仿真结果：三、同步时钟CLK频率计算四、循环取数电路设计地址信号
发生电路

锁存信号
产生电路

读信号产
生电路ARCHITECTUREaOFGET_CODEIS
SIGNAL	LOAD:STD_LOGIC;
SIGNALQQ:STD_LOGIC_VECTOR(7DOWNTO0);
SIGNALNUM:INTEGERRANGE7DOWNTO0;

BEGIN
RD<=‘1’;
LOAD<=CLK1;
PROCESS(CLK1)
BEGIN
IFCLK1'EVENTANDCLK1='1'THEN
NUM<=NUM+1;
ENDIF;
ENDPROCESS;
PROCESS(NUM)
BEGIN
CASENUMIS
WHEN0=>A<="000";WHEN1=>A<="001";WHEN2=>A<="010";
WHEN3=>A<="011";WHEN4=>A<="100";WHEN5=>A<="101";
WHEN6=>A<="110";WHEN7=>A<="111";WHENOTHERS=>NULL;
ENDCASE;
ENDPROCESS;
PROCESS(LOAD)
BEGIN
IFLOAD‘EVENTANDLOAD=‘1’THEN-------上升沿锁存
QQ<=D;
ENDIF;
ENDPROCESS;

DOUT(7DOWNTO0)<=QQ(7DOWNTO0);

ENDa;五、扫描控制器设计扫描控制器时序图ARCHITECTUREaOFSCAN_8IS
SIGNALNUM:INTEGERRANGE7DOWNTO0;
BEGIN
PROCESS(CLK2)
BEGIN
IFCLK2'EVENTANDCLK2=‘1'THEN
IFNUM<=7THEN
NUM<=NUM+1;
ELSENUM<=0;
ENDIF;
ENDIF;
ENDPROCESS;
Process(num)
begin
CASENUMIS
WHEN1=>C<="11111110";WHEN2=>C<="11111101";
WHEN3=>C<="11111011";WHEN4=>C<="11110111";
WHEN5=>C<="11101111";WHEN6=>C<="11011111";
WHEN7=>C<="10111111";WHEN0=>C<="01111111";
WHENOTHERS=>NULL;
ENDCASE;
ENDPROCESS;
ENDA;椎把揖唬所酉巢废水把蓄农耗福牧冕饼狼譬祸颂幻六殷苹蛀动栋索合垂目专题七：动态扫描电路设计专题七：动态扫描电路设计地址应用实例一：显示“01234567”八个数字LIBRARYieee;
USEieee.std_logic_1164.all;
ENTITYdisp_dataIS
PORT(CLK:INSTD_LOGIC;
WR:OUTSTD_LOGIC;
A:OUTSTD_LOGIC_VECTOR(2DOWNTO0);
Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0));