原码一位乘法器.doc

课程设计报告

课程设计名称：计算机组成原理课程设计
课程设计题目：定点原码一位乘法器的设计

院（系）：
专业：
班级：
学号：
姓名：
指导教师：
完成日期：
目录

TOC\o"1-3"\h\zHYPERLINK\l"_Toc251180113"第1章总体设计方案 PAGEREF_Toc251180113\h1
HYPERLINK\l"_Toc251180114"1.1设计原理 PAGEREF_Toc251180114\h1
HYPERLINK\l"_Toc251180115"1.2设计思路 PAGEREF_Toc251180115\h2
HYPERLINK\l"_Toc251180116"1.3设计环境 PAGEREF_Toc251180116\h3
HYPERLINK\l"_Toc251180117"第2章详细设计方案 PAGEREF_Toc251180117\h5
HYPERLINK\l"_Toc251180118"2.1顶层方案图的设计与实现 PAGEREF_Toc251180118\h5
HYPERLINK\l"_Toc251180119"2.1.1创建顶层图形设计文件 PAGEREF_Toc251180119\h5
HYPERLINK\l"_Toc251180120"2.1.2器件的选择与引脚锁定 PAGEREF_Toc251180120\h5
HYPERLINK\l"_Toc251180121"2.1.3编译、综合、适配 PAGEREF_Toc251180121\h7
HYPERLINK\l"_Toc251180122"2.2功能模块的设计与实现 PAGEREF_Toc251180122\h7
HYPERLINK\l"_Toc251180123"2.2.1控制器模块的设计与实现 PAGEREF_Toc251180123\h7
HYPERLINK\l"_Toc251180124"2.2.2寄存器和与门组成的模块的设计与实现 PAGEREF_Toc251180124\h9
HYPERLINK\l"_Toc251180125"2.2.3加法器模块的设计与实现 PAGEREF_Toc251180125\h11
HYPERLINK\l"_Toc251180126"2.2.4寄存器模块的设计与实现 PAGEREF_Toc251180126\h14
HYPERLINK\l"_Toc251180127"2.3仿真调试 PAGEREF_Toc251180127\h16
HYPERLINK\l"_Toc251180128"第3章编程下载与硬件测试 PAGEREF_Toc251180128\h19
HYPERLINK\l"_Toc251180129"3.1编程下载 PAGEREF_Toc251180129\h19
HYPERLINK\l"_Toc251180130"3.2硬件测试及结果分析 PAGEREF_Toc251180130\h19
HYPERLINK\l"_Toc251180131"参考文献 PAGEREF_Toc251180131\h22
HYPERLINK\l"_Toc251180132"附录（电路原理图） PAGEREF_Toc251180132\h23
第1章总体设计方案
1.1设计原理
原码一位乘，两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。例如：
X的值为1101，Y的数值为1011，求X·Y数值的过程如下：

即X·Y=10001111
由于在计算机内多个数据一般不能同时相加，一次加法操作只能求出两数之和，因此每求得一个相加数，就与上次部分积相加每次计算时，相加数逐次向左偏移一位，由于最后的乘积位数是乘数（被乘数）的两倍，因此加法器也需增到两倍。部分积右移时，乘数寄存器同时右移一位，所以用乘数寄存器的最低位来控制相加数取被乘数或零，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄存器中保存乘积的低位部分。
根据人工算法可以知道，原码一位乘法的整体设计应包括乘数寄存器，被乘数寄存器，移位电路，控制器，部分积五大模块，包含一个输入、输出、控制器模块，并作为顶层设计，以上五大模块作为底层设计，采用硬件器件设计实现。
因此，可以得出以下原理框图设计如图1.1所示：

图1.1原码一位乘的逻辑电路框图
如上逻辑框图1.1中所示，其中B为被乘数寄存器，用来存放被乘数，C为乘数寄存器，用来存放乘