通信工程开题报告样本.doc

毕业论文开题报告撰写规定
1.开题报告重要内容
1）课题研究目和意义；
2）重要参照文献综述；
3）课题研究重要内容；
4）研究办法；
5）实行筹划。
6）重要参照文献：不少于5篇，其中外文文献不少于1篇。
2．撰写开题报告时，所选课题课题名称不得多于25个中文，课题研究份量要恰当，研究内容中必要有自己看法和观点。
3.开题报告字数不少于3000字（艺术类专业不少于字），其中，重要参照文献综述字数不得少于1000字，开题报告格式按学校《本科毕业设计/论文撰写规范》规定撰写。
4.指引教师和责任单位必要审查签字。
5．开题报告单独装订，本附件为封面，后续表格请从网上下载并用A4纸打印后填写。
6.此开题报告合用于全校各专业，某些特殊专业需要变更，由所在院（系）在此基本上提出调节方案，报学校审批后执行。

武昌首义学院本科生毕业论文开题报告
学生姓名学号专业班级院（系）指引教师职称课题名称基于FPGA图像数据解决FIFO核设计1.课题研究目和意义
异步FIFO(FirstInFirstOut,先进先出对列)存储器是一种在数字系统中得到广泛应用先进先出逻辑器件。在当代集成电路芯片中,由于设计规模不断扩大,一种系统中往往具有各种时钟,使用异步FIFO可以在两个不同步钟系统之间,迅速而以便地传播实时数据,因此异步FIFO惯用于数据缓存和容纳异步信号频率或相位差别。数据读、写操作是跨时钟域，因而数据丢失概率不为零。对于异步FIFO存储器而言，数据是由某一种时钟域控制信号写人FIFO,而由另一种时钟域控制信号将数据读出FIFO。
异步FIFO电路是当代集成电路芯片飞速发展产物，应用领域十分广泛，潜在市场需求量十分庞大，但由于国内对该方面研究起步较晚，国内某些研究所和厂商开发FIFO电路还远不能满足市场和军事需求，因此对异步FIFO电路研究非常具备意义。

2．重要参照文献综述
在20世纪80年代初期对FIFO存储器容量和速度需求都很低，因此那时FIFO芯片是基于移位寄存器中规模集成（MSI）器件，由于这种芯片在容量不会太大，因此其速度也不也许不久。新型FIFO芯片是基于RAM构造大规模集成（LSI）电路，其内部存储单元使用一种双端口RAM，具备输入和输出两套数据线。由于采用RAM构造，数据从写入到读出延迟时间将大大缩短。这种芯片能在存储宽度和深度上得到很大发展。当前，为了更大提高芯片容量，其内部存储单元使用动态RAM代替静态RAM，并在芯片内部集成刷新电路，通过内部仲裁单元控制器件读写及自动刷新操作[1]。
国内外设计FIFO时，普通使用两种办法，一是运用可编程逻辑器件来构造FIFO(如Xilinx公司)，二是运用Verilog、VHDL等硬件描述语言来对FIFO功能构造进行描述。在大某些EDA软件中，都是通过综合器来完毕对EDA等硬件语言编译，综合器将硬件描述语言描述转变为物理可实现电路形式，由于FIFO是基于RAM构造，大某些参照资料都是建立在数组存取基本上对FIFO进行描述，然而综合器对数组综合普通是将其转变为寄存器构造，这带来缺陷是综合后构造会非常庞大，导致在大容量FIFO设计时，会产生大量面积挥霍，甚至无法集成[2]。
近年来随着FPGA(FieldProgrammableGateArray,现场可编程门阵列）技术发展，FPGA低功耗、高可靠性、在线可编程、可重构性、开发周期短、开发费用低廉等特性，使得运用其实现高可靠性、高速异步FIFO存储器成为也许。有了运用VHDL硬件描述语言，直接调用其FPGA芯片内部可编程底层硬件资源，完毕高速异步FIFO存储器设计思路和办法。例如有关研究人员着重分析了异步FIFO标志逻辑设计及亚稳态现象解决方案，提出了一种新设计算法，给出了一种基于Xilinx公司SpamanII系列FPGA芯片，在ISE设计平台下，编译实现髙速异步FIFO存储器模型[3]。
随着IC发展，模块与模块之间通信设计中，多时钟状况已经不可避免；数据在不同步钟域之间传播很容易引起亚稳态；异步FIFO就是一种简朴、快捷解决方案。FIFO（FirstInFirstOut，先入先出队列）存储器是一种双端口数据存储器，一种端口用于将数据写入FIFO，另一种端口用于将数据从FIFO中读出。普通采用是基于带2个指针环形构造。要写入数据存储地址放在写指针中，存储单元中要读出数据地址放在读指针中。其基本构造涉及双端口存储单元、状态标记产生逻辑和扩展逻辑，且容许同步对存储单元2个端口（读端口和写端口）进行存取[4]。
该系统可以分为读操作和写操作两个某些，它们分别由读时钟和写时钟控制，且读写时钟彼此独立，无任何联系。执行读操作时，在读时钟同步下，由读地址产生逻辑生成读端口所需要读地址和读控制信号，执行写操作时，则在写时钟同步下，由写地址产