发明授权-2018100521454-半导体装置.pdf

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN109509785B
(45)授权公告日2022.06.28
(21)申请号201810052145.4(74)专利代理机构永新专利商标代理有限公司
(22)申请日2018.01.1972002
专利代理师牛玉婷
(65)同一申请的已公布的文献号
申请公布号CN109509785A(51)Int.Cl.
H01L29/40(2006.01)
(43)申请公布日2019.03.22H01L29/739(2006.01)
(30)优先权数据H01L29/78(2006.01)
2017-1762642017.09.14JP(56)对比文件
(73)专利权人株式会社东芝JP2002203964A,2002.07.19
地址日本东京都CN105990426A,2016.10.05
专利权人东芝电子元件及存储装置株式会US2010264486A1,2010.10.21
社CN103489913A,2014.01.01
(72)发明人西胁达也一关健太郎审查员周天微

相田喜久夫大麻浩平洪洪
松叶博

权利要求书5页说明书15页附图27页
(54)发明名称
半导体装置
(57)摘要
本发明的实施方式提供能够提高具有沟槽
场板构造的纵型晶体管的耐压的半导体装置。实
施方式的半导体装置具备：具有第1面和第2面的
半导体层；第1电极；第2电极；在第1方向上延伸
的多个第1沟槽；包围多个第1沟槽的第2沟槽；设
置在第1沟槽中的栅极电极及第1场板电极；第1
绝缘层，具有设置在第1沟槽中并具有第1膜厚的
第1部分、具有比第1膜厚厚的第2膜厚的第2部
分、和具有比第2膜厚厚的第3膜厚的第3部分；设
置在第2沟槽中的第2场板电极；设置在第2沟槽
中的第2绝缘层；设置在半导体层中的第1导电型
的第1半导体区域、第2导电型的第2半导体区域、
以及第2导电型的第3半导体区域。
CN109509785B
CN109509785B权利要求书1/5页

1.一种半导体装置，其中，具备：
半导体层，具有第1面和与所述第1面对置的第2面；
第1电极，与所述第1面接触；
第2电极，与所述第2面接触；
多个第1沟槽，设置在所述半导体层中，在与所述第1面大致平行的第1方向上延伸；
第2沟槽，设置在所述半导体层中，包围所述多个第1沟槽，在与所述第1方向正交的第2
方向上在所述第2沟槽与所述多个第1沟槽之间夹设有所述半导体层；
第1栅极电极，设置在所述多个第1沟槽各自中；
第1场板电极，设置在所述多个第1沟槽各自中，并且设置在所述第1栅极电极与所述第
2面之间；
第1绝缘层，设置在所述多个第1沟槽各自中，具有第1部分、第2部分以及第3部分，所述
第1部分位于所述第1栅极电极与所述半导体层之间，具有第1膜厚，所述第2部分位于所述
第1场板电极与所述半导体层之间，具有比所述第1膜厚厚的第2膜厚，所述第3部分位于所
述第1场板电极与所述半导体层之间的所述第2部分与所述第2面之间，具有比所述第2膜厚
厚的第3膜厚；
第2场板电极，设置在所述第2沟槽中；
第2绝缘层，设置在所述第2沟槽中，并且设置在所述第2场板电极与所述半导体层之
间；
第1导电型的第1半导体区域，设置在所述半导体层中，位于所述多个第1沟槽中的相邻
的2条第1沟槽之间；
第2导电型的第2半导体区域，设置在所述半导体层中，位于所述第1半导体区域与所述
第2面之间；
第2导电型的第3半导体区域，设置在所述半导体层中，位于所述第1半导体区域与所述
第1电极之间，与所述第1电极电连接；
多个第3沟槽，设置在所述半导体层中，在所述第1方向上延伸，所述第1方向的长度比
所述多个第1沟槽短；以及
第4沟槽，设置在所述半导体层中，包围所述多个第3沟槽。
2.如权利要求1所述的半导体装置，其中，
所述多个第1沟槽各自的所述第1方向的端部与所述第2沟槽之间的第1距离小于所述
多个第1沟槽中的相邻的2条第1沟槽之间的第2距离。
3.如权利要求2所述的半导体装置，其中，
所述第1距离为所述第2距离的90％以下。
4.如权利要求1至3中任一项所述的半导体装置，其中，
所述多个第1沟槽各自的所述第1方向的端部与所述第1半导体区域的所述第1方向的
端部之间的距离为，所述第1半导体区域与所述多个第1沟槽的所述第2面侧的端部之间的
距离以上。
5.如权利要求1至3中任一项所述的半导体装置，其中，
所述第1场板电极位于所述多个第1沟槽各自的所述第1方向的端部与所述第1栅极电
极之间。

2
CN109509785B权利要求书2/5页
6.如权利要求1至3中任一项所述的半导体装置，其中，
所述第1绝缘层的膜厚在从所述第1面朝向所述第2面的方向上连续地变薄。
7.如权利要求1至3中任一项所述的