发明授权-2019113561613-磁盘装置.pdf

(19)国家知识产权局

(12)发明专利

(10)授权公告号CN112420082B
(45)授权公告日2022.05.17
(21)申请号201911356161.3(51)Int.Cl.
(22)申请日2019.12.25G11B20/10(2006.01)
(65)同一申请的已公布的文献号(56)对比文件
申请公布号CN112420082AUS2015092894A1,2015.04.02
EP2086114A2,2009.08.05
(43)申请公布日2021.02.26EP1267346A1,2002.12.18
(30)优先权数据CN101079642A,2007.11.28
2019-1514382019.08.21JPCN101572109A,2009.11.04
(73)专利权人株式会社东芝JP2005166221A,2005.06.23
地址日本东京都US2002174400A1,2002.11.21
专利权人东芝电子元件及存储装置株式会审查员王音

社
(72)发明人小林学山崎昭广
(74)专利代理机构北京市中咨律师事务所
11247
专利代理师林娜段承恩权利要求书2页说明书15页附图15页
(54)发明名称
磁盘装置
(57)摘要
磁盘装置具备：第1解码电路，通过对从磁盘
读出的信号序列执行使用了用于将分支度量标
准化的参数的维特比解码计算似然信息；第2解
码电路，通过使用了似然信息的迭代解码生成第
1比特数据序列并对该第1比特数据序列执行使
用了奇偶校验矩阵的校验；控制电路，使第1解码
电路及第2解码电路反复执行解码并根据每次执
行基于第1解码电路及第2解码电路的解码时获
得的校验的结果进行参数的更新；存储电路；判
定电路，判定进行了基于第1解码电路及第2解码
电路的解码的次数是否与第1值相等；取得电路，
取得与第2比特数据序列所包含的错误比特数对
应的数值信息并保存于存储电路，第2比特数据
序列是在次数与第1值相等时获得的第1比特数
据序列。
CN112420082B
CN112420082B权利要求书1/2页

1.一种磁盘装置，包括：
第1解码电路，其通过对从磁盘读出的信号序列执行使用了用于将分支度量标准化的
参数的维特比解码来计算似然信息；
第2解码电路，其通过使用了所述似然信息的迭代解码来生成第1比特数据序列，并且
对该第1比特数据序列执行使用了奇偶校验矩阵的校验；
控制电路，其使所述第1解码电路及所述第2解码电路反复执行解码，并且根据每次执
行基于所述第1解码电路及所述第2解码电路的所述解码时获得的所述校验的结果来进行
所述参数的更新；
存储电路；
判定电路，其判定进行了基于所述第1解码电路及所述第2解码电路的所述解码的次数
是否与第1值相等，所述第1值是预先设定的指标存储片；以及
取得电路，其取得与第2比特数据序列所包含的错误比特数对应的数值信息并保存于
所述存储电路，所述第2比特数据序列是在所述次数与所述第1值相等时获得的所述第1比
特数据序列。
2.根据权利要求1所述的磁盘装置，
所述数值信息是在所述次数达到了所述第1值时取得的所述校验的结果。
3.根据权利要求1所述的磁盘装置，
所述取得电路对所述第2比特数据序列所包含的所述错误比特数进行计数，
所述数值信息是进行所述计数而得到的所述错误比特数。
4.根据权利要求1所述的磁盘装置，
所述取得电路预先设定一个以上的数据样式，对所述第2比特数据序列所包含的所述
错误比特数按每个数据样式进行计数，
所述数值信息是所述按每个数据样式进行计数而得到的所述错误比特数。
5.根据权利要求4所述的磁盘装置，
还具备处理器，所述处理器基于所述按每个数据样式进行计数而得到的所述错误比特
数来控制写电流。
6.根据权利要求1所述的磁盘装置，
所述第1值包括各自不同的多个第2值，
每当所述次数达到所述多个第2值中的任一个时，所述取得电路取得所述校验的结果，
所述数值信息是每当所述次数达到所述多个第2值中的每一个时所取得的所述校验的
结果。
7.根据权利要求6所述的磁盘装置，
还具备处理器，所述处理器在重试从所述磁盘的读出时，根据所述校验的结果来调整
设定。
8.根据权利要求1所述的磁盘装置，
所述磁盘具备多个存储区域，
所述取得电路按所述多个存储区域中的每个存储区域取得所述数值信息，并将所述数
值信息的最大值和最小值保存于所述存储电路。
9.根据权利要求8所述的磁盘装置，

2
CN112420082B权利要求书2/2页
还具备处理器，所述处理器基于所述最大值和所述最小值来控制写条件。
10.根据权利要求1所述的磁盘装置，
所述磁盘具备多个存储区域，
所述磁盘装置按每个存储区域执行所述信号序列的读出，
所述第1解码电路使用在读出所述多个存储区域中的